Transcript ПКГ №4 - Промышленная и биомедицинская электроника

М И Н И С Т Е Р С Т В О О Б РА З О В А Н И Я И Н АУ К И
У К РА И Н Ы
НАЦИОНАЛЬНЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
« Х А Р Ь КО В С К И Й П ОЛ И Т Е Х Н И Ч Е С К И Й
ИНСТИТУТ»
Кафедра «Промышленная и биомедицинская электроника»
Курсовое проектирование
По дисциплине «Цифровая схематехника»
По теме «ЦИФРОВОЕ УСТРОЙСТВО С ВРЕМЕННЫМ
РАЗДЕЛЕНИЕМ СИГНАЛОВ»
Харьков, 2014
ПКГ №4
Гаркуша О.Ю.
Захаров И.А.
Ясько А.С.
ВСТ УПЛЕНИЕ
ОБЪ ЕКТ
И С С Л Е Д О ВА Н И Я
–
ЦИФРОВОЕ
УСТРОЙСТВО
С
ВРЕМЕННЫМ
РА ЗД Е Л Е Н И Е М
СИГНАЛОВ.
ЦЕЛЬ
РА Б О Т Ы
–
П Р О Е К Т И Р О ВА Н И Е
И
РА С Ч Е Т Ц И Ф Р О В О Г О
У С Т Р О Й С Т ВА
С
В Р Е М Е Н Н Ы М РА ЗД Е Л Е Н И Е М С И Г Н А Л О В .
УСТРОЙСТВО
РЕАЛИЗУЕТСЯ
НА
Ц И Ф Р О В Ы Х И Н Т Е Г РА Л Ь Н Ы Х М И К Р О С Х Е М А Х И
СОСТОИТ
ИЗ
КОМБИНАЦИОННОЙ
СХЕМЫ,
Г Е Н Е РАТ О РА ,
Ф О Р М И Р О ВАТ Е Л Я
ТА К Т О В Ы Х
И М П УЛ Ь С О В ,
ДЕЛИТЕЛЕЙ
Ч АС Т О Т Ы ,
Ф О Р М И Р О ВАТ Е Л Я
ФУ Н К Ц И И ,
СЧЕТЧИКОВ,
И Н Д И К АТ О Р О В .
И Н Д И В И Д УА Л Ь Н О Е З А Д А Н И Е
№ ПКГ
Минтермы F1
минтермы F2
fгти, кГЦ
fфис, Гц
4
0,3,5,7,9,11,13
2,4,6,8,12,14
7
fфис=16*(fгти/Ксч)
Такты TF1 Такты TF2
3-7
9-12
Ксч
14
С Т РУ К Т У Р Н А Я СХ Е М А
С Т РУ К Т У Р Н А Я СХ Е М А
Функциональная схема содержит следующие элементы:
З Г – З А Д А Ю Щ И Й Г Е Н Е РА Т О Р, Я В Л Я Ю Щ И Й С Я
И С ТОЧ Н И КО М С И Г Н А Л А И СХОД Н О Й Ч АС ТО Т Ы ;
Д Ч 1 , Д Ч 2 – Д ЕЛ И Т ЕЛ И И СХОД Н О Й Ч АС ТО Т Ы С
Н Е О БХОД И М Ы М И КО Э Ф Ф И Ц И Е Н ТА М И Д ЕЛ Е Н И Я ;
СТ1, СТ2 – ДВОИЧНЫЕ СЧЕТЧИКИ;
Ф Ф – Ф О Р М И Р О ВАТ Е Л Ь ФУ Н К Ц И Й , С Л У Ж А Щ И Й Д Л Я
Р Е А Л И З А Ц И И З А Д А Н Н Ы Х ФУ Н К Ц И Й
F1=∑0,3,5,7,9,11,13 И F2=∑2,4,6,8,12,14;
Ф Т И – Ф О Р М И Р О В АТ Е Л Ь Т А К Т О В Ы Х И М П УЛ Ь С О В ,
О Б Е С П Е Ч И В А Ю Щ И Й РА З Д Е Л Е Н И Е З А Д А Н Н Ы Х
ФУ Н К Ц И Й В О В Р Е М Е Н И ;
Б И 1 , Б И 2 – Б Л О К И И Н Д И К А Ц И И , П Р Е Д Н А З Н АЧ Е Н Н Ы Е
Д Л Я В И З УА Л И З А Ц И И П О Л У Ч Е Н Н О Й И Н Ф О Р М А Ц И И .
С И Н Т Е З Л О Г И Ч Е С К О Й ФУ Н К Ц И И F 1 В Б А З И С Е
И-НЕ
МИНИМИЗАЦИЯ F1 ПО «0» И «1» С ПОМОЩЬЮ
КАРТ КАРНО
X1
1
0
X3
12
X1
8
0
1
1
4
3
2
1
1
5
7
6
13
1
15
14
1
9
11
0
X4
1
10
F=X1*X2*X3*X4*X1*X2*X4*X2*X3*X4*X1*X3*X4
1
5
3
7
12
0
0
13
15
8
9
11
X4
0
X3
0
X2
0
4
2
0
6
14
0
10
0
X2
F=X1*X2*X3*X4*X1*X2*X3*X3*X4*X1*X4*X2*X4
СХЕМНАЯ РЕАЛИЗАЦИЯ F1 ПО «0» И «1»
В БАЗИСЕ И-НЕ
X1
X2
1
&
&
&
1
&
1
1
&
&
X3
X4
&
1
1
&
1
&
&
&
1
&
1
&
F1(1)=X1*X2*X3*X4*X1*X2*X4*X2*X3*X4*X1*X3*X4
F1(0)=X1*X2*X3*X4*X1*X2*X3*X3*X4*X1*X4*X2*X4
СХЕМНАЯ РЕАЛИЗАЦИЯ ЛОГИЧЕСКОЙ
ФУ Н К Ц И И F 1 В Б А З И С Е И - И Л И - Н Е
x1
1
&
&
1
&
x1
1
x2
1
x3
1
1
&
x2
1
&
&
&
F
&
x3
1
&
&
1
F
x4
1
A
B
&1
x4
1
&
&
A
A
B
F1(1)=X1*X2*X3*X4+X1*X2*X4+X2*X3*X4+X1*X3*X4
B
+5
С И Н Т Е З Л О Г И Ч Е С К О Й ФУ Н К Ц И И F 2 В
БАЗИСЕ И-НЕ
X1
0
X3
1
1
4
12
1
X1
1
8
1
5
13
3
7
15
11
14
10
2
1
6
1
0
9
0
X4
X2
F2(1)=X2*X4*X1*X3*X4*X1*X3*X4
0
X3
0
1
3
2
4
0
0
5
7
6
12
13
0
15
0
14
8
0
9
11
X4
0
10
0
X2
F2(0)=X4*X1*X2*X3*X1*X2*X3
СХЕМНАЯ РЕАЛИЗАЦИЯ F2 ПО «0» И «1»
В БАЗИСЕ И-НЕ
X1
&
1
X2
&
&
X3
1
X1
1
X2
1
&
X3
1
&
X4
X4
1
&
&
1
+5
F2(1)=X2*X4*X1*X3*X4*X1*X3*X4
F2(0)=X4*X1*X2*X3*X1*X2*X3
1
F
СХЕМНАЯ РЕАЛИЗАЦИЯ ЛОГИЧЕСКОЙ
ФУ Н К Ц И И F 2 В Б А З И С Е И - И Л И - Н Е
1
&
x2
&
x3
&
1
x1
1
x2
1
x3
1
&
1
&
x4
1
&
x4
A
B
&1
1
A
B
+5
F2(1)=X2*X4+X1*X3*X4+X1*X3*X4
A
B
&1
A
B
+5
F2(0)=X4+X1*X2*X3+X1*X2*X3
1
F
ВЫБОР ОПТИМАЛЬНОЙ СХЕМЫ F1 И F2
С И Н Т Е З Ф О Р М И Р О ВАТ Е Л Я Т А К Т О В Ы Х
И Н Т Е Р ВА Л О В T F 1
Q4
0
1
1
Q2
3
2
1
1
1
1
Q4
4
12
8
5
13
9
7
6
15
11
14
10
*
*
0
0
Q1
Q2
0
0
4
1
5
3
7
2
6
12
0
13
0
15
*
14
*
0
0
8
9
11
Q1
0
10
0
Q3
Q3
TF1(1)=Q4*Q2*Q1+Q4*Q3
TF1(0)=Q3*Q1+Q3*Q2+Q4
СХЕМНАЯ РЕАЛИЗАЦИЯ TF1 ПО «0» И
«1» В БАЗИСЕ И -НЕ
Q4
Q4
1
&
&
Q3
Q3
&
Q2
&
Q1
&
F
Q2
Q1
+5
TF1(1)=Q4*Q2*Q1*Q4*Q3
&
1
1
&
1
+5
TF1(0)=Q3*Q1*Q3*Q2*Q4
1
F
СХЕМНАЯ РЕАЛИЗАЦИЯ TF1 ПО «0» И
«1» В БАЗИСЕ И-ИЛИ-НЕ
Q4
&
1
Q4
&
1
1
+5
Q3
&
Q2
Q3
1
&
Q2
1
&
1
&
&
Q1
1
&
Q1
A
B
TF1(1)=Q4*Q2*Q1+Q4*Q3
A
B
F
С И Н Т Е З Ф О Р М И Р О ВАТ Е Л Я Т А К Т О В Ы Х
И Н Т Е Р ВА Л О В T F 2
Q4
0
1
Q2
4
5
3
7
2
6
Q4
12
8
1
13
15
*
14
*
1
0
9
11
0
4
1
Q1
10
1
Q3
TF2(1)=Q4*Q3*Q1+Q4*Q3*Q1+Q4*Q2
Q2
0
0
08
13
9
0
0
1
12
5
0
3
0
2
0
7
6
0
15
11
14
10
*
*
Q1
Q3
TF2(0)=Q4+Q2*Q3*Q1+Q3*Q1
СХЕМНАЯ РЕАЛИЗАЦИЯ TF2 ПО «0» И
«1» В БАЗИСЕ И -НЕ
+5
Q4
Q4
&
Q3
Q2
Q1
&
&
1
&
&
1
TF2(1)=Q4*Q3*Q1*Q4*Q3*Q1*Q4*Q2
+5
1
F
Q3
&
1
&
Q2
1
Q1
1
&
F=Q4*Q2*Q3*Q1*Q3*Q1
1
F
СХЕМНАЯ РЕАЛИЗАЦИЯ TF2 ПО «0» И
«1» В БАЗИСЕ И -ИЛИ-НЕ
Q4
Q3
&
1
Q4
&
1
+5
1
Q3
&
Q2
Q1
1
1
1
&
1
&
F
Q2
1
A
B
Q1
1
&
+5
&1
A
A
B
B
TF2(1)=Q4*Q3*Q1+Q4*Q3*Q1+Q4*Q2
TF2(0)=Q4+Q2*Q3*Q1+Q3*Q1
F
ВЫБОР ОПТИМАЛЬНОЙ СХЕМЫ TF1 И
TF2
СИНТЕ З ДВОИЧНОГО СЧЕТЧИКА С КСЧ
В данном курсовом проекте используем счетчики
К155ИЕ5 и К155ИЕ2
Так как данный счетчик 4-х разрядный, то при
инкрементировании счетчика без управления сбросом его
коэффициент счета 16. При этом счёт будет происходить с
приходом каждого очередного импульса на тактовый вход
счетчика.
Для реализации других коэффициентов счета необходимо вводить
цепь принудительного сброса. В данном проекте необходимо
реализовать счетчики с коэффициентами счёта 7,8,14,16.
СИНТЕЗ СЧЕТЧИКОВ
12
14
1
C1 CT2
C2
2
&
3
Счетчик К155ИЕ5 с
Ксч=16
Счетчик
К155ИЕ5 с
Ксч=14
Делитель
частоты на
К155ИЕ2 с
Кс1=7
R
Делитель
частоты на
К155ИЕ5 с
Кс2=8
9
8
11
ЦЕПЬ СБРОСА
Параметры цепочки определяются из
соотношения
RC=tзад/ln(Uп/Uпор),
Дифференцирующая RCцепочка
Длительность формируемого
импульса должна удовлетворять
следующим условиям
(1.2-1.3)*tз<=tзад<tu,
ОБНУЛЕНИЕ СЧЕТЧИКА
Диоды VD1-VD5 являются
развязывающими и при их
выборе следует
обращать внимание на
выполнение следующего
условия.
Схема обнуления счетчика с Ксч=14
I1вх>Imin,
где I1вх – входной ток логического элемента DD в единичном
состоянии;
Imin – минимальное значение прямого тока диода, при
котором он открыт.
ОБЩ АЯ СХЕМА
ЭМС-41Б
DD10
2
3
VD1
R1
R2
8
DD1
4
7
СТ10
2
&
R
6
7
DD4
14 C1
CT2
1 C2
12
9
8
4
&
R9
VD2
R5
1
1 12 х4
2 9 х3
2
&
4
8 х2
3
R
8
4 х1
11
8
1
4
5
1
6
9
1
8
3
DD9
1 & 12
2
13
3
4
5
&
6
9 &
10
11
8
VD3
VD4
R6
C3
R3
6
2
C1
R7
5
1
R8
VD5
DD5
14 C1
CT2
1 C2
C2
DD3
14 C1
CT2
1 C2
2
1
2
12
VD6
9
&
4
8
3 R
8
4
VD7
1
12 Q1
2
9
Q2
2
&
4
8
Q3
3
R
8
4
Q4
DD8.1 - 8.3
5 1 6
&
6
&
9
10
11
8
&
VD8
1
F2
DD11
1 & 6
2
3
4
F1
8
9 &
10
11
13
DD12
DD7.5
1 & 6 11 1 10
2
4
5
DD7.6
13 1 12
8
9 &
10
12
13
DD13
1
9 &
10
1
1
2
13
1
&
3
1
4
2
3
&
R9
R10
DD8.5
VD9
DD8.4
9
1 8
13
1
2
3
14
C1 CT2
1 C2
2 &
3
R
8
DD6.3
9 & 8 F2*TF2
10
&
&
14 C1
CT2
1 C2
TF1
8
DD17
12
1
9
D1
4
8
8
11
D2
D3
D4
2
CT
9
Q1
10
Q2
E1
E1
2
D1
3
C1
4
E2
5
6 D2
7
F2
8 C2
9
10 B2
11 A2
12 G2
13
14
15 B1
16 A1
17 F1
18 G1
11
12
Q3
Q4
Q5
M
K
1
2
2
&
4
Q6 15
14
Q7
3
R
8
12
9
DD18
8
11
D1
CT
Q1
D2
Q2
D3
Q3
D4
Q4
M
K
Q6
Q5
Q7
HL1
1
13
S
DD16
4 &
5
6
11 A
12 B
DD14
9 &
1
10
DD6.1
1 & 3
2
DD15
DD6.2 6F1*TF1
4 &
5
+5
R4
С1
С2
12
3
4
5
+5
DD7.1 - 7.4
2
1 1
DD2
14
1
+5
1
2
13
9
10
11
12
13
14
15
S
TF2
&
4
5
6
11 A
+Vcc
12 B
К выв. 14 DD6-DD14; к выв. 10 DD2-5, DD15,DD16; к выв.
13,14 HL; к выв. 16 DD17, DD18
К выв. 7 DD6-DD14; к выв. 5 DD2-5, DD15, DD16; к выв. 8 DD
16, DD17
Масса
Лит.
Изм. Лист
Разраб.
Пров.
Т.контр.
Н.контр.
Утв.
№ докум.
Подп.
Масштаб
Дата
ПГК №4
Стысло Б.А.
Лист
1
Листов
1
ВРЕМЕННЫЕ ДИАГРАММЫ
Ксч=16 m0
F1 m0
m1
m2
m0
F2
m3
m4
m3
F2
F1
m2
m1
m2
m5
m7
m5
m9 m10 m11 m12 m13 m14 m15
m9
m11
m8
m6
m4
m8
m7
m5
m4
m3
m6
m6
m7
m13
m8
m9
m10
t
m14
m12
m11
m 3 m7
t
m12
t
m13
t
t
m9 m12
t
F1*TF1
t
F2*TF2
t
Р Е З УЛ ЬТАТ РА Б О Т Ы У С Т Р О Й С Т ВА
ВЫВОД
В данном курсовом проекте был произведен синтез и
реализация цифрового устройства. В процессе проектирования были
произведены минимизации логических функций с целью получения
оптимальной структуры. Также произведен выбор схемы и
электрический расчет автогенератора прямоугольных импульсов,
выполнен синтез синхронных двоичных счетчиков с нужными
коэффициентами счета, спроектированы формирователи тактовых
интервалов. Выполнен расчет быстродействия цифрового
устройства (tзад = 215нс) и потребляемой мощности, которая
примерно составляет 2,98Вт.
СПАСИБО ЗА
ВНИМАНИЕ=)