Matrični opis diskretnega dogodkovnega sistema
Download
Report
Transcript Matrični opis diskretnega dogodkovnega sistema
Dogodkovno vodenje pri snovanju
logičnih krmilij sistemov
Aleš Polič, Karel Jezernik
[email protected]
www.ro.feri.uni-mb.si
AIG’05 Maribor, 7-8 April 2005
1
www.ro.feri.uni-mb.si
Povzetek
Logično krmilje sistemov
Petrijeve mreže in matrični opis DDS
Zgled
Stroj za razrez materialov z vodnim curkom (PLK)
Trifazni pretvornik (DSP, FPGA)
Zaključek
AIG’05 Maribor 7-8 April 2005
2
www.ro.feri.uni-mb.si
Motivacija
Večji del krmilja sistema zajema obdelavo logičnih veličin v
procesih ter zagotavlja pravilen odziv sistema na procesne
pogoje in dogodke
Senzorji z logičnimi izhodi (npr. mejna stikala)
Aktuatorji z inherentno dogodkovno funkcionalnostjo (npr. motor
s konstantno hitrostjo)
Procesi z inherentno dogodkovno dinamiko (npr. koračno krmilje)
AIG’05 Maribor 7-8 April 2005
3
www.ro.feri.uni-mb.si
Motivacija
Krmilje je najpogosteje implementirano na PLK-jih
Standardizirane metode za programiranje (IEC - 1131)
Zahtevno testiranje sistema
Nove smernice v avtomatizaciji
Distribuirana inteligentna periferija
Softverske rešitve nadomeščajo hardwer
Standardizirani pristopi in rešitve
Poiskati način modeliranja logičnih krmilij ki:
Omogoča formalen opis in analizo krmilja in procesa
Je v skladu z trendi na področju avtomatizacije
Je skladen s praktični pristopom vodenju logičnih procesov
AIG’05 Maribor 7-8 April 2005
4
www.ro.feri.uni-mb.si
Logično krmilje
Krmilne funkcije
Procesi z diskretno ločenimi stanji (npr. vklop, izklop, vrtenje
v levo, ...)
Diskretno stanje določa nabor izhodnih signalov za vodenje
aktuatorjev
Dogodkovno proženo prehajanje med diskretnimi stanji
(pogoji za prehod )
Prehodni pogoji so določeni z kombinacijo vhodov
AIG’05 Maribor 7-8 April 2005
5
www.ro.feri.uni-mb.si
Struktura DDS
grafična predstavitev s pomočjo Petrijevih mrež (PN)
Stanja DES prostori PN (krogi)
Dogodki DES tranzicije PN
(pravokotniki)
Aktivno stanje DES žeton v prostoru PN
Dovoljeni prehodi med stanji usmerjene
povezave
P1
T4
T1
T2
PN so primerne za vizualizacijo DES
Nepriročne za analizo in implementacijo
AIG’05 Maribor 7-8 April 2005
P2
T3
P3
6
www.ro.feri.uni-mb.si
Struktura DES
matrična predstavitev
Spremenljivke so zapisane z
logičnimi vektorji
Struktura je zapisan z matriko
u – vhodni vektor
u u1
x – vektor dogodkov
x x1
System
0
xn ; xi
1
m – vektor stanja
x, m
u
0
um ; ui
1
y
m m1
0
mn ; mi
1
y – izhodni vektor
y y1
AIG’05 Maribor 7-8 April 2005
yn ;
0
yi
1
7
www.ro.feri.uni-mb.si
Struktura DES
matrična predstavitev
Matrika pogojev
S2
S 30
S 31
S 32
T1
1
0
0
0
T2
0
0
1
0
F T3 0
0
0
1
T4
0
0
0
0
T5
0
1
0
0
Matrika posledic
T1
T4
T5
0 0 0 0
0
S S30 1 0 0 0
0
S31
1 0 0 0
0
S32
0 1 1
0
S2
T2
T3
0
Incidenčna matrka
M = ST -F
0
F (i, j ), S (i, j )
1
AIG’05 Maribor 7-8 April 2005
8
www.ro.feri.uni-mb.si
Dinamika DES
logične in algebrske enačbe
Izbor dogodkov
x(k ) F m(k ) &u
Omogočeni dogodki
P1
u2
u3
T1
Pogoji
Rekurzivno osveževanje stanja
m(k 1) = m(k ) + ( S F ) x(k )
T
u ... Vhodni vektor
x ... Vektor dogodkov
m ... Vektor stanja
M ... Incidenčna matrika
F ... Matrika pogojev
k ... Indeks pojava dogodkov
T2
u1
T4
T3
u4
T
P2
P3
Označuje boolov skalarni produkt
AIG’05 Maribor 7-8 April 2005
9
www.ro.feri.uni-mb.si
Dogodkovno voden sistem
matrični model
Prožilni
dogodki
Pogoji
Vhodi
u
In
P1
1
Struktura
sistema
uc
Discrete-event system
x
&
Izhodi
Stanje
y
m
T1
M F S1
Discrete-event system
T3 T2
P21 1
Di scr e te -e ve nt syste m
Di scr e te-e ve nt syste m
T4
P31
Out
Di scr e te-e ve nt syste m
m (k 1) = m ( k ) + M T x ( k )
xe
Discrete-event
controller
Omogočeni dogodki
xe (k ) F m (k )
Omogočeni
dogodki
AIG’05 Maribor 7-8 April 2005
10
www.ro.feri.uni-mb.si
Rezalni stroj
Cutting nozzle
x-axis
Workdesk
Output section
Pusher
y-axis
Input section
Forklift 2
Rollers
Gripper
Forklift 1
Transporter
HP-pump
AIG’05 Maribor 7-8 April 2005
11
www.ro.feri.uni-mb.si
Krmilne funkcije
Ready to
Cut
uec(1,1)
Stop
Stop
uec(2,1)
Discrete-event system
Discrete -event system
Discrete -event system
Discrete-event system
T1
T1
T1
1
1
1
Step1
Forward
Discrete-event system
Discrete -event system
uec(3,1)
1
CCW
Discrete-event system
uec(3,3)
uec(2,2)
T2
T2
T3
T4
1
1
1
1
Step2
uec(1,3)
Desk
transport (2)
T1
Discrete-event system
T2
CW
Discrete -event syste m
uec(1,2)
Discrete -event system
uec(4,4)
Discrete -event syste m
Discrete -event syste m
OK
uec(5,1)
Reverse
uec(3,2)
uec(4,2)
uec(3,4)
T2
T4
1
Stop
1
1
Error/Fault
uec(4,1)
Discrete -event system
Discrete -event syste m
uec(5,2)
Discrete-event system
T3
T1
1
uec(4,3)
1
Start
Pusher (3)
T2
1
Error
Handling (5)
User
Start/Stop (4)
T3
1
Discrete -event system
T4
1
Transport material (1)
Funkcionalnost
(Krmilne funkcije)
Arhitektura
(Senzorji in Aktuatorji)
User
start/stop
Transport
material
Machine
uec(1,4)
Control logic
Step3
AIG’05 Maribor 7-8 April 2005
Error
handling
Pusher
Belt
transport
12
www.ro.feri.uni-mb.si
Simulacijski rezultati
T1
1 1 0
Stop
T
1 0 1
, m Levo , x 2
M
T3
1 1 0
Desno
1
0
1
T4
u1
1 0 0 0
u
0 0 1 0
2
u In
u3
0 1 0 0
u
0
0
0
1
4
Time
AIG’05 Maribor 7-8 April 2005
13
www.ro.feri.uni-mb.si
Implementacija
Mitsubishi FX1N programirljiv logični krmilnik
Grafična pretvorba PN SFC
Prostori PN v korake SFC PN
Tranzicije PN v tranzicije SFC
AIG’05 Maribor 7-8 April 2005
14
www.ro.feri.uni-mb.si
Trifazni pretvornik za ASM
Tokovni regulator
Zaščitne in krmilne
funkcije
DC link
Tokovni regulator
Krmilje
Most
Vhodi
Izhodi
Zaščita
Asinhronski
motor
AIG’05 Maribor 7-8 April 2005
15
www.ro.feri.uni-mb.si
Trifazni pretvornik
eksperiment
T1
Enable
Iref
TMSC320
DSP
Xilinx
SPARTAN
FPGA
T1
T2
T3
T4
T5
T6
T2
T3
3M
Udc
T4
T5
T6
Phase
currents
A/D
Iact
AIG’05 Maribor 7-8 April 2005
16
www.ro.feri.uni-mb.si
Trifazni pretvornik
rezultati
Iref,Iact [A]
3
10
0
-10
2
Enable
1
1
Reset
1
0
0
1
RTO
-1
0
-2
1
Fault
Iact, Iref [A]
0
-3
0
0
0.005
0.01
0.015
0.02
0.025
Time [s]
0.03
0.035
0.04
0.045
0.05
0
0.01
0.02
AIG’05 Maribor 7-8 April 2005
0.03
0.04
0.05
Time [s]
0.06
0.07
0.08
0.09
0.1
17
www.ro.feri.uni-mb.si
Zaključek
Krmilni algoritem je zapisan s pomočjo matrik in
logičnih enačb
Nadomesti običajno programiranje v
NUK, FUN ali KON pri PLC-jih
asemblersko oz c kodo pri običajnih procesorjih
VHDL pri FPGA-jih
Omogoča formalno zasnovo in analizo krmilnih
algoritmov
AIG’05 Maribor 7-8 April 2005
18