Transcript PRESENTATION NAME

EMBCCD驱动、信号预处理
及图像采集电路的设计制作
刘登宇
指导老师：刘广荣
报告纲要
• EMCCD技术
• 驱动电路设计
• 国内外研究现状
• 输出信号预处理电路
• EMCCD应用
设计
• 系统测试过程及实验
结果
• 课题优缺点
• 课题以往工作介绍
• 图像采集电路设计
• 课题未来发展方向
课题背景
EMCCD成像
系统电路设计
总结
EMCCD技术简介
• 什么是EMCCD？
– Electronic Multiplying
Charge Coupled
Device, 即电子倍增
CCD
• EMCCD特点
– 独特的片上增益技术
– 高灵敏度
– 全固态结构
– 传统CCD制作工艺
CCD97
EMCCD技术简介
• EMBCCD
– 背照明EMCCD（Back Illuminated EMCCD）
– 采用减薄技术
– 灵敏度更高
EMCCD、EBCCD、ICCD比较
类别
优点
缺点
ICCD
(Intensified
CCD)
极高灵敏度
超高速门控成像
无需制冷
成像质量较差
寿命短
价格昂贵
灵活性差(无CCD模式)
EBCCD
(Electronic
Bombastic
CCD)
极高灵敏度
最小的增益噪声
分辨力较ICCD好
成像质量较差
寿命短
价格昂贵
灵活性差(无CCD模式)
EMCCD
(Electronic
Multiplying
CCD)
极高灵敏度
量子效率高
全固态工艺
灵活性好(CCD模式)
需制冷以减少噪声
无法实现高速成像
存在增益噪声
国内外EMCCD研究现状
Princeton
Instruments
Andor iXon
CCCP
西北核技术所
EMCCD应用
军事
勘察
天文
观测
生命
科学
课题工作背景介绍
前任师兄研究成果
本人主要工作
定制直流电源
改进时序逻辑设计
驱动电路板设计（未调试）
改进驱动电路设计
时序逻辑设计（本人参与）
输出信号预处理电路设计
图像采集显示电路设计
EMCCD成像系统
电路组成框图
电源系统
FPGA
时序驱动
电路
EMCCD
输出信号
预处理
电路
图像采集
电路
电源系统
直流电平（V）
引脚
最小值
标准值
最大值
RΦDC
+2
+3
+5
OG
IG
+1
-
+3
-5
+5
-
SS
0
+4.5
+7
ODL,ODH
+25
+28
+32
RDL,RDH
+15
+17
+20
ABD
+10
+18
+20
DD
+20
+24
+25
CCD97直流偏置电源规格表
• 7种规格电平CCD直流电源
• 4种驱动信号电平
– -5V，+7V、+12V、+40V
时序逻辑设计-CCD97时序图
帧转移型 CCD
工作原理图
时序逻辑设计-初期方案
• 初期方案
– 分频、积分转换、输出 三模块
– 输入时钟分频产生三类波形
– 分阶段（积分、输出）对波形进行组合
时序逻辑设计-改进方案
a b
a.
b.
c.
d.
e.
f.
g.
h.
初始阶段
帧开头
并行转移
预扫阶段
行开始
前延迟阶段
水平转移
后延迟阶段
c
f
FSM
有限状态机
d
e
g
h
时序逻辑设计-仿真波形
帧转移-行转移阶段
帧转移阶段
行转移阶段
功率驱动电路设计
CONNECTION
IΦ1,2,3,4high
SΦ1,2,3,4 high
IΦ1,2,3,4 low
SΦ1,2,3,4 low
RΦ1、2、3 high
RΦ1、2、3 low
RΦ2HV high
RΦ2HV low
Min
PULSE AMPLITUDE(V)
Typical
Max
+5
+7
+9
-6
-5
-4
+8
+20
0
+12
0
+40
+4
+13
+50
+5
CCD97时序驱动脉冲电平标准
CLOCK
PULSE
TYPICAL RISE
TIME τ(ns)
TYPICAL FALL
TIME τ(ns)
TYPICAL
PULSE OVERLAP
IΦ1,2,3,4
SΦ1,2,3,4
120<τ<200
120<τ<200
@90% points
RΦ1,2,3
RΦ2HV
10
25
10
25
@70% points
-
CCD97时序驱动脉冲边沿要求
常规功率驱动电路设计
• 原有方案
– AD811：电压比较、电路放大电路
• 改进方案
存在的问题：
•输出电流小
•不宜驱动容性负载
•波形尖峰毛刺大
•边沿过渡时间长
– EL7457：高速四通道CMOS驱动器
特性：
•最高支持40MHz时钟驱动
•可驱动容性负载，Tr/Tf=12ns
•输出电流2A
•双电源供电
高电压功率驱动电路设计
• 两互补三极管搭建推挽放大电路
• 74HC04作输入端提高带负载能力
• 高速肖特基二极管钳位以防止三极
管进入深度饱和状态
高电压功率驱动输出波形
• 高低电平满足要求
• 波形有一定失真
• 存在一定延时
输出信号预处理电路设计
前置缓
冲
•
•
•
•
去直流/
直流恢
复
CDS
相关双
采样
A/D
程控增
益放大
输出信号为非标准模拟视频信号
存在较大直流偏置
存在复位噪声
需进行模数转换方便处理
模数转
换
CDS相关双采样
• 复位部与数据部均包含复位噪声
• 两次相关采样相减可得真实信号值
AD9845 CCD信号处理芯片
•
•
•
•
12Bit 30MSPS高速A/D转换器
CDS相关双采样电路
程控增益放大器
低噪声钳位电路
AD9845 CCD信号处理芯片
AD9845相关双采样工作时序图
AD9845暗电流钳位及消隐脉冲时序图
图像采集电路设计方案
嵌入式采集
图像采集卡
USB传输采集
• 便携性强
• 配置容易
• 灵活性好
• 使用方便
• 图像处理功
• 传输速度快
能强大
图像采集电路设计
VGA显
示控制
数据
缓存
EMCCD输
出图像数据
• CCD输出与VGA读出时钟不匹配：
• CCD像素读出速率-2.5MHz
• VGA显示速率-40MHz(800×600)
• 存储器缓存
• SRAM/SDRAM
• FPGA内部FIFO匹配时钟
SDRAM、VGA控制程序
SDRAM读写控制
接口结构框图
VGA控制器
接口框图
时序逻辑设计总体框图
系统时序逻辑设计总体框图
系统电路板设计
原有驱动电路板
改进的
驱动电路板
系统测试
EMBCCD成像系统电路实物图
测试流程
• 元器件焊接
PCB板
• 电路连接检查
• 电源输出电压
电源系统 • 电源纹波
• 驱动脉冲电平及边沿时间
驱动电路 • 驱动脉冲相对位置关系
• 在线逻辑分析仪时序分析
采集显示 • VGA输出显示
测试结果-电源
理论值
（V）
+48
+28
+24
+18
+17
+8
+5
+3
-5
-6
测量值
（V）
+48.08
0
+28.05
5
+24.08
8
+18.01
9
+17.03
4
+8.035
+5.019
+3.007
-5.047
-6.023
误差
（%）
0.17
0.20
0.37
0.11
0.20
0.44
0.38
0.23
0.94
0.38
电源输出电平测试结果
系统电源纹波测试
测试结果-驱动脉冲
未接负载时驱动脉冲波形图
接入负载后驱动脉冲波形图
测试结果-驱动脉冲
各驱动脉冲波形位置关系图
测试结果-CCD输出信号
CCD输出信号波形图
测试结果-图像显示
遮光前
在线逻辑分析仪测试波形图
遮光后
课题总结及工作展望
优点
缺点
未来展望
• 采用FPGA进行时序逻辑设计，灵活性好，易于调试及系统升级
• 采用状态机设计EMCCD驱动时序
• 采用专用驱动芯片及信号处理芯片实现驱动及采集
• 系统电源纹波较大，导致CCD输出信号噪声较大
• 输出图像存在错位，无法实现稳定显示
• 减小系统噪声，优化时序及驱动设计
• 加入半导体制冷，整合系统
答辩完毕！
谢谢！