Transcript LHC/ATLAS****** FTK*****Vertical Slice Test

講演番号 : 26pRG-11
ATLAS実験における高速飛跡
トリガーシステムの開発と構築1
2013.3.26(Tue.)
飯澤知弥、大矢章晴、木村直樹、
郡川智洋、昌子貴洋、白神賢、寄田浩平
早大理工、他ATLAS-FTK Group
物理学会第68回年次大会
@広島大学東広島キャンパス
LHC加速器・ATLAS検出器
 LHC加速器
Mt.Montblanc
 大型陽子陽子衝突型加速器
 2015年~2022年、段階的な増強計画
LHCb
• 重心系エネルギー : 14(13)TeV
• 瞬間ルミノシティ : 3 × 1034[cm-2・s-1]
→ 1バンチ衝突での衝突粒子数 : 75
円周27km!!
CMS
ALICE
ATLAS
 ATLAS検出器
 大型汎用粒子検出器
• 内部飛跡検出器
• カロリメータ
• ミューオン検出器
 粒子の位置、運動量、
エネルギーを高い精度で測定
2/10
ATLASトリガーシステムとFTK
バンチ衝突
~20(40)MHz
Calo
Muon
Pixel/SCT
LVL1
Trigger
~75kHz
Within
2.5μs
ROIのみ
~1kHz
Within
40ms
ROD
ROB
ROD
ROB
LVL2 CPU Farm
ROD
ROB
<インプット>
ピクセル/SCT検出器の
ヒット情報(@~100kHz)
FTK
<アウトプット>
pT > 1 GeVの
全飛跡情報を算出
LVL2で飛跡を再構成する必要が無くなり、別のアルゴリズム
（粒子の衝突点再構成等）にCPUや時間を割くことが可能！
3/10
FTK開発の動機
輝度上昇に伴い、1バンチ衝突あたりの衝突粒子(pile-up)数が増大！
~75個@3×1034[cm-2・s-1]
FTK導入で飛跡情報が
LVL2以降で使用可能！
→第一衝突点を再構成し、
Pile-upを除くことで、トリガー
輝度上昇時のビーム衝突点のシミュレーション レートを下げられる。
ミューオンの再構成率
左図:カロリメータのみ
右図:全飛跡情報使用
どの飛跡がどの衝突点
から来たかわかる。
→Pile-upに対しても強
力な情報。
FTKシステムの概観
Dual-Output HOLA
Chicago
Data Formatter(DF)
Associative Memory(AM)
FNAL
Input Mezzanine(IM)
Pisa
Waseda
Track Fitter(TF)
パターンバンク
マッチ
64
インプット
SCTのヒット情報
LVL2
1Gパターン
CPU Farm
・・・
アウトプット
マッチしたパターン（Road）
Chicago
5/10
関連する講演
飯澤：開発構築１（全体像）26pRG-11
 FTKシステムの全体像
 ATLAS検出器実機を用いたFTKの動作試験
 動作試験で得られたデータの評価
郡川:開発構築２（ボード開発）26pRG-12
 早稲田における受信モジュール（IM）の設計
 IMの製作及びテスト
大矢：開発構築３（シミュレーション）26pRG-13
 実データを用いたFTKシステムの性能評価
 FTKの実行処理時間の見積もり
6/10
CERN
早稲田
VerticalSliceTest(実機テスト)
ATLASのトリガーフロー本流には干渉しないように、 SCTの
目的 一部領域の実データを受け取り、パターンマッチングを行い、
アウトプットを送信するまでのFTKの動作テストを行う。
早稲田
擬似ヒット送信
モジュール
擬似ヒット情報
IM
CERN
実ヒット情報
IM
クラスタ情報
クラスタ情報
FPGA
テスト用
マザーボード
AM
クラスタ情報
SCT
パターン
マッチング
FPGA
Road情報
前回の学会の直後(9/17~)から開始！
実際の運転環境での試験で、実機の問題の洗い出しを行う
Vertical Slice Test
１．Dual Output HOLAの実装
--Pixel、SCTのヒット情報をコピーし、FTKに送信。
--ATLASトリガー本流に干渉しないことを確認。
Pixel & SCT
RODs
2012年2月
Dual-Output HOLA挿入
8/10
Vertical Slice Test
１．Dual Output HOLAの実装
--Pixel、SCTのヒット情報をコピーし、FTKに送信。
IM
--ATLASトリガー本流に干渉しないことを確認。
Pixel & SCT
RODs
２．我々が設計製作した受信モジュールの実装
早稲田→CERN現地に輸送、テストスタンドに実装
Raw data
ROS
IM
FPGA
テスト用マザーボード
テスト用マザーボード
8/10
FTKテストスタンド
Vertical Slice Test
１．Dual Output HOLAの実装
--Pixel、SCTのヒット情報をコピーし、FTKに送信。
--ATLASトリガー本流に干渉しないことを確認。
Pixel & SCT
RODs
２．我々が設計製作した受信モジュールの実装
早稲田→CERN現地に輸送、テストスタンドに実装
３．パターンマッチングのためのAMボードを実装
--ATLAS RunControl上でDAQ
--70kHz(=LVL1 Max Rate)での運用
Raw data
ROS
クラスタ情報
AM
FPGA
Road情報
AMボード
IM
Road
情報
8/10
Vertical Slice Test
１．Dual Output HOLAの実装
Pixel & SCT
--Pixel、SCTのヒット情報をコピーし、FTKに送信。
ATLAS
--ATLASトリガー本流に干渉しないことを確認。
RunControl Room
RODs
２．我々が設計製作した受信モジュールの実装
FTK Segment
早稲田→CERN現地に輸送、テストスタンドに実装
３．パターンマッチングのためのAMボードを実装
--ATLAS RunControl上でDAQ
--70kHz(=LVL1 Max Rate)での運用
FTKに対する
Warning
Raw data
ROS
IM
クラスタ情報
AM
FPGA
Road情報
Road
情報
8/10
Vertical Slice Test
１．Dual Output HOLAの実装
--Pixel、SCTのヒット情報をコピーし、FTKに送信。
--ATLASトリガー本流に干渉しないことを確認。
Pixel & SCT
RODs
２．我々が設計製作した受信モジュールの実装
早稲田→CERN現地に輸送、テストスタンドに実装
３．パターンマッチングのためのAMボードを実装
--ATLAS RunControl上でDAQ
--70kHz(=LVL1 Max Rate)での運用
４．Stopless Removal
--Run Control上でFTKをon/offした時でも対応可能。
（実Run中に、FTKにエラーが生じた時等の対応）
Raw data
ROS
IM
クラスタ情報
AM
FPGA
Road情報
Road
情報
様々な課題をクリアーし、2013年2月にRoad(飛跡のパターン)の取得に成功
出力されたRoadの評価
ハードウェアエミュレーションを行い、実データと比較
実データ
エミュレーション
#road(data) - #road(sim)=0
~99.9999% マッチした。
1イベントにおけるRoad数
1イベントにおける実データと
エミュレーションのRoad数の差
 実データを非常に良く再現している。（エラーレートは10-6程度）。
 不一致の事象も生データを調べたところf/wでの問題を発見、解決。
→ テストスタンド@早稲田では難しいデバッグも可能となった。 9/10
纏めと展望
2013年
2012年
LHC
FTK
 纏め
8TeV Run
2014年
シャットダウン（増強）
開発・動作試験・モジュール大量生産
2015年
13(14)TeV Run
挿入 運用・増強
SCT一部領域の実ヒット情報を使用したFTKの実機試験を行い、
データフロー、パターンマッチングを行うことに成功した。
アウトプットされたRoadをエミュレーションと比較したところ、
データの再現性を確認、10-6程度の問題も解決できる手法を構成。
 今後の展望
--更なる詳細確認のためのテスト。（@CERN、@Waseda双方）
--最終実機を製作、量産体制時のquality controlを行う環境を整える。（郡川）
--FTKトラックのパフォーマンス評価（大矢）、実際の物理オブジェクトへの適用