Transcript ORT1_06_PR9
OSNOVI RAČUNARSKE
TEHNIKE 1
ARHITEKTURA
RAČUNARA
8
Povezivanje komponenata
računarskog sistema
Pojam
arhitekture računara označava
glavne sastavne delove računara i njihovu
povezanost u jednu funkcionalnu celinu.
Glavne komponente tipične arhitekture
računara su:
memorija
procesor
periferije (komunikacioni sistem)
Povezivanje komponenata
računarskog sistema
Neki
računarski sistemi dozvoljavaju povezivanje
svake komponente računarskog sistema sa
svakom - od tačke do tačke
Prednost je velika brzina prenosa i pouzdanost.
Komplikovano je dodavanje novih komponenata u
sistem, jer je potreban veliki broj veza
A
B
C
E
D
Povezivanje komponenata računarskog
sistema
Kada
se koristi magistrala, broj veza ne zavisi od
broja komponenata
adresna magistrala (jednosmerna)
magistrala podataka (dvosmerna)
upravljačka magistrala (dvosmerna)
Većina
računarskih sistema ima multiple-bus
(unutrašnja i spoljašnja magistrala)
B
A
C
E
D
Organizacija upravljačkih jedinica (CU)
U
hardverskoj organizaciji CU
upravljački signali se generišu
pomoću posebnih digitalnih
mreža
Ovakve upravljačke jedinice su brze
Često su vrlo složene
Nisu fleksibilne
Nisu dostupne korisniku da ih
modifikuje prema svojim
potrebama
Ovakvu organizaciju imaju RISC
procesori (Reduced Instruction Set
Computers)
RAM ALU
ROM
Clock
Control
Unit
Organizacija upravljačkih jedinica (CU)
U
mikroprogramskoj (firmverskoj)
organizaciji CU upravljački signali su
memorisani u mikroprogramskoj
memoriji (ROM-tipa)
CU su sporiji od hardverskih
generisanje upravljačkih signala se obavlja
pomoću mikroprograma koji se sastoji od
mikroinstrukcija
Za svaku mašinsku instrukciju postoji niz
mikroinstrukcija pomoću kojih se generišu
upravljački signali.
U nekim sistemima korisnik može da kreira
mikroprogram prema svojim potrebama
Ovakvu organizaciju imaju CISC procesori
(Complete Instruction Set Computers)
RAM ALU
ROM
Clock
Control
Unit
Generalisana arhitektura
računara
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
RAM ALU
ROM
Clock
Control
Unit
Upis podatka iz ulaznog uređaja u
ALU (1)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz ulaznog uređaja u
ALU (2)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz ulaznog uređaja u
ALU (3)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz ulaznog uređaja u
memoriju (1)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz ulaznog uređaja u
memoriju (2)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz ulaznog uređaja u
memoriju (3)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz ALU u izlazni uređaj (1)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz ALU u izlazni uređaj (1)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz memorije u izlazni
uređaj (1)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Upis podatka iz memorije u izlazni
uređaj (2)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
MEMORIJA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
Upis podatka iz memorije u izlazni
uređaj (3)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Prenos instrukcije iz memorije u
CU (1)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
MEMORIJA
Prenos instrukcije iz memorije u
CU (2)
ARITMETIČKO
LOGIČKA
JEDINICA
AW
AR
UPRAVLJAČKA
JEDINICA
R
MW MR MA
MEMORIJA
ULAZNI
UREĐAJI
W
IZLAZNI
UREĐAJI
Povezivanje komponenata
računarskog sistema
Kod
multiple-bus računara (veliki sistemi):
Preko unutrašnje magistrale povezani su razni delovi
CPU sa glavnom memorijom
Preko spoljašnje magistrale povezan je CPU sa
ostalim delovima računarskog sistema
Unutrašnja i spoljašnja magistrala su povezane
pomoću ulazno-izlaznih sklopova (interface)
single-bus računara (mini i mikro računari)
svi delovi računarskog sistema su povezani na
jednu magistralu
Kod
Karakteristika je mala cena i jednostavno dodavanje
novih periferija
Smanjena je brzina rada
Organizacija procesora sa jednom
internom magistralom
Jednom
magistralom se multipleksirano u
vremenu prenose svi podaci
U jednom trenutku vremena može da se obavi
samo jedan prenos
MAGISTRALA PODATAKA
PROCESOR
REGISTRI
SPECIJALNE
NAMENE
8-BITNI
REGISTRI
OPŠTE
NAMENE
R0 - RN
CPU:
•KONTROLNA
JEDINICA
•ALU
RAZLIČITI
DRUGI
SKLOPOVI
Organizacija procesora sa dve
interne magistrale
Jednom magistralom se dovode podaci u ALU
Rezultati obrade iz ALU dolaze na drugu
magistralu odakle mogu da se upute bilo gde
Podaci se istovremeno prenose preko obe
magistrale, pa se ubrzava rad
MAGISTRALA ZA PRENOS PODATKA OD IZVORA
PROCESOR
REGISTRI
SPECIJALNE
NAMENE
8-BITNI
REGISTRI
OPŠTE
NAMENE
R0 - RN
CPU:
•KONTROLNA
JEDINICA
•ALU
RAZLIČITI
DRUGI
SKLOPOVI
MAGISTRALA ZA PRENOS PODATKA DO ODREDIŠTA
Organizacija procesora sa tri
interne magistrale
Postoje
dve magistrale za ulazne podatke, preko
kojih podaci mogu da se prenose istovremeno
Povećana je brzina rada računara
MAGISTRALA A
MAGISTRALA B
PROCESOR
REGISTRI
SPECIJALNE
NAMENE
8-BITNI
REGISTRI
OPŠTE
NAMENE
R0 - RN
CPU:
•KONTROLNA
JEDINICA
•ALU
RAZLIČITI
DRUGI
SKLOPOVI
MAGISTRALA ZA PRENOS PODATKA DO ODREDIŠTA
Ubrzanje rada računarskih sistema
Kod
Intelovih procesora 8086 primenjuje se
preklapanje faza pribavljanja i izvršenja
instrukcije
Nestaje vreme za pribavljanje instrukcije
Realizacija je moguća jer ne zahtevaju sve instrukcije
pristup memoriji u vreme izvršenja
Koristi se
samo interna magistrala podataka, a slobodna je
adresna za dobavljanje sledeće instrukcije
Intelovi 8086/8088 procesori imaju dve nezavisne
jedinice:
EU (execution unit) za izvođenje instrukcija i upravljanje
BIU (bus interface unit) sadrži nekoliko sledećih instrukcija
programa u svojim registrima (red, queue)
Ubrzanje rada računarskih sistema
Kod
Motorolinih procesora- primenjena je
arhitektura tekuće trake (pipelining)
Proces obrade se deli na četiri autonomna podprocesa
Četvorostruko se povećava brzina rada
SEQUENCER
PRIBAVLJANJE I DEKODOVANJE
INSTRUKCIJE
KONTROLNA
JEDINICA
D
IZVRŠNA
JEDINICA
C
KONSTANTA ILI PROŠIRENJE
KODA OPERACIJE
B
INSTRUKCIJE
IZ OPERATIVNE
ILI SKRIVENE
MEMORIJE
Ubrzanje rada računarskih sistema
Kod
IBM, Honeywell, Univac i nekih drugih
proizvođača primenjena je bit-sliced arhitektura
Postoji više ALU jedinica, a svaka obrađuje po jedan
deo podatka (povećava se dužina reči)
ALU
UPRAVLJANJE
ALU
ALU
CPU
MEMORIJA
Ubrzanje rada računarskih sistema
Multiprocesorski
sistemi
Računar sadrži više od jednog CPU
Može da se istovremeno izvršava više instrukcija istog
programa
Multiprogramski rad (paralelno izvršavanje više
programa
Računarske
mreže
Sistemi sa distribuiranom obradom
Objedinjeno više desetina ili stotina nezavisnih
računara povezanih komunikacionom mrežom
Pogodni za multiprogramski rad i paralelnu obradu