Transcript 発表スライド
インダクタンスを含む系への セグメント分割伝送線の適用 CS専攻1年次 201020730 島田弘基 目次 • • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 本研究の目的 シミュレーション実験 実測実験 まとめと今後の課題 2 目次 • • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 本研究の目的 シミュレーション実験 実測実験 まとめと今後の課題 3 背景 • CPUとプリント基板の間に周波数の差が発生し、 性能向上の妨げとなる – CPU ：～3GHz – プリント基板 ：～数百MHz • 波長に対して配線長が大きいとディジタル信号を 伝送しづらくなる 15cm 1cm 1GHzのディジタル信号 （プリント基板上） プリント基板 LSI 4 30cm 背景 • 例：メモリモジュールのクロック配線系 メモリモジュール メモリチップ デジタル 信号源 配線が特性インピーダンス を持つ伝送線にみえる 終端 抵抗 高速ディジタル信号 特性インピーダンス：信号の伝わりにくさ 5 背景 反射波・透過波 ダンピング 抵抗 デジタル 信号源 C デバイスと等価 C 終端抵抗 インピーダンス不整合点 ノイズがディジタル信号に乗ることで波形が歪む 6 従来手法 • 従来は局所的にインピーダンス整合をとることで整形 負荷トレース法 Z’ Z0 CL Stub Series Terminated Logic（SSTL法） Z0 Z0 =Z0 Z0:インピーダンス CL:モジュールによる負荷容量 R CL • GHz級のディジタル信号では有効な整形ができない • 提案手法：セグメント分割伝送線 (Segmental Transmission Line : STL) 7 目次 • • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 本研究の目的 シミュレーション実験 実測実験 まとめと今後の課題 8 セグメント分割伝送線(STL) Z i f (Wi ) 乱れた ディジタル信号 反射波・透過波 L1 W1 L：配線長 W:配線幅 整形された ディジタル信号 L2 W2 L3 W3 インピーダンス不整合点 L4 W4 観測点 9 目次 • • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 本研究の目的 シミュレーション実験 実測実験 まとめと今後の課題 11 組み合わせ爆発問題 • セグメント数:10 • 線幅の種類:10 • 線長の種類:100 (10 100) 10 10 30 通りの組み合わせ 特性インピーダンス Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Z9 Z10 線幅 L1 L2 L3 L4 L5 L6 L7 L8 L9 L10 ダンピング 抵抗 RD C 終端 抵抗 RT C 信号源 1つの組み合わせの評価に10秒 1.90 10 年 遺伝的アルゴリズムを用いて設計 24 12 遺伝的アルゴリズム 終了条件に合致しない 開 始 初 期 個 体 生 成 ネットリスト出 力 交 叉 突 然 変 異 評 価 SPICEによる 波形データ出力 選 択 終 了 条 件 終了条件 に合致 終 了 誤差面積の算出 誤差面積diff 目標波形 観測波形 13 目次 • • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 本研究の目的 シミュレーション実験 実測実験 まとめと今後の課題 14 本研究の目的 • 先行研究：キャパシタンスに対する波形整形 キャパシタンス • 本研究：キャパシタンスにインダクタンスを加え た波形に対する整形 インダクタンス 15 目次 • • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 本研究の目的 シミュレーション実験 実測実験 まとめと今後の課題 16 対象となる系 • Ball Grid Array(BGA)実装 LSI パッケージ パッケージ内 配線 (Bonding Wire） パッケージ内の配線が インダクタンスとして見える LSI ボール 17 対象となる系 周波数 1GHz 250MHz 全配線長 15cm 60cm キャパシタンス 数pF 15pF インダクタンス 数nH 15nH • 1GHzの配線系を250MHzに相似拡大して実験 15cm RD 観測点 V RD：ダンピング抵抗 RT：終端抵抗 V：パルス源 35cm 15nH 15pF 10cm RT 18 波形ひずみ • 論理マージンの減少 しきい値 Lレベル 論理マージン Hレベル 論理マージン 19 設計する前の観測点における波形（従来配線） 電圧[V] 0.2V /div 1.0 観測波形 0.8 0.3[V] 0.6 しきい値 0.5V 0.4 0.2 目標波形 0.32[V] 0.0 時間[ns] 1.0ns /div 20 STLの設計結果 上段：インピーダンス[Ω] 下段：セグメント長[cm] 50 110 85 75 30 70 80 65 95 45 120 60 40 75 60 45 55 2.5 2.45 2.45 2.5 2.5 2.6 4.8 5.85 5.1 4.85 4.65 4.9 4.85 3.2 3.25 3.5 15cm RD V 35cm 15nH 観測点 10cm RT 15pF 21 51 設計結果の観測点における波形（STL） 電圧[V] 0.2V /div 1.0 0.8 0.5[V] 観測波形 0.6 しきい値 0.5V 0.4 0.2 目標波形 0.5[V] 0.0 時間[ns] 1.0ns /div 22 目次 • • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 本研究の目的 シミュレーション実験 実測実験 まとめと今後の課題 23 試作基板 STLを適用していない配線系 SMAコネクタ 320mm 観測点 チップインダクタと チップキャパシタ を直列に実装 終端抵抗 STLを適用した配線系 SMAコネクタ チップインダクタと チップキャパシタ を直列に実装 320mm 観測点 終端抵抗 24 STL拡大図：セグメントごとに配線幅・配線長が異なる 実測環境 パルスジェネレータ Agilent 81132A オシロスコープ LeCroy Wave Runner 204Xi 帯域：2GHz サンプリングレート：10GS/s SMAケーブル SMAコネクタ アクティブプローブ LeCroy HFP2500 試作基板 観測点 25 実測波形（従来配線） 電圧[V] 0.2V /div 1.0 0.8 0.6 0.4 0.2 0.34[V] しきい値 0.5V 0.36[V] 0.0 時間[ns] 2.0ns /div 26 実測波形（STL） 電圧[V] 0.2V /div 1.0 0.8 0.52[V] 0.6 0.4 0.2 しきい値 0.5V 0.5[V] 0.0 時間[ns] 2.0ns /div 27 STL適用前後の比較 電圧[V] 0.2V /div 1.0 0.8 0.6 しきい値 0.5V 0.4 0.2 0.0 時間[ns] 2.0ns /div 28 評価 • シミュレーション Hレベル 論理マージン Lレベル 論理マージン 従来配線 0.3[V] 0.32[V] STL 0.5[V] 0.5[V] 改善率 1.67 1.56 Hレベル 論理マージン Lレベル 論理マージン 従来配線 0.34[V] 0.36[V] STL 0.52[V] 0.5[V] 改善率 1.53 1.39 • 実測 29 目次 • • • • • • 背景 セグメント分割伝送線（STL） 設計手法 シミュレーション実験 実測実験 まとめと今後の課題 30 まとめ • インダクタンスを含む系についてSTLを適用し、 シミュレーションと実測実験を行った • シミュレーションにおいて最大1.67倍、実測に おいて最大1.53倍の改善が得られた。 • 以上より、STLを用いることでインダクタンスを 含む系に対して波形の電圧方向の改善を行うこ とができた。 31 今後の課題 • より台形波に近い配線系の探索 • 従来の波形整形手法との比較 • シミュレーション波形と実測波形の誤差の解明 32 ご清聴ありがとうございました