Transcript 專題_電子組
巫勇賢的研究領域-2014 本實驗室的研究領域主要為奈米電子元件之製作與電性分析 。適合專題之研究主題為: 結晶態高介電材質(crystalline high-k dielectric)於非揮發記憶體之 應用。 高效能鍺電晶體(Germanium MOSFET)之製作與分析。 National Tsing Hua University Department of Engineering and System Science Yung-Hsien Wu 結晶態高介電材質於非揮發性記憶體之應用 結晶態高介電材質之介電常數可達35以上且具有大量的晶界缺陷 ，非常適合應用於非揮發性記憶體之電荷陷阱層且有利於降低元件 之操作電壓。本專題將以此材質為研究主軸，開發嶄新之製程方式 並評估其應用於次世代記憶體之可行性。 National Tsing Hua University Department of Engineering and System Science Yung-Hsien Wu 高效能鍺電晶體之製作 半導體材質:鍺(germanium, Ge)因為具有極佳之電子(約為矽的2倍) 與電洞(約為矽的4倍)遷移率，因此若能以鍺製作電晶體，將能大幅 改善目前元件的電性效能。本專題將探討結晶態高介電材質整合於 鍺電晶體之技術並分析其元件特性。 勝 勝 National Tsing Hua University Department of Engineering and System Science Yung-Hsien Wu 聯絡方式 歡迎對上述研究有興趣的同學來找我討論 巫勇賢 辦公室: 工科舊館314室 電話: 516-2248 Email: [email protected] National Tsing Hua University Department of Engineering and System Science Yung-Hsien Wu 積體電路設計實驗室 Integrated Circuit Design Lab (ICDL) 簡介 指導老師 盧志文 實驗室簡介 • 本實驗室致力於類比/混模信號積體電路 (Analog/Mixed-Signal IC)之晶片設計，其宗 旨為開發具前瞻性、系統整合等特色之晶 片，並根據最新消費電子之市場趨勢，提 出能與業界結合或應用之前瞻電路。在以 下的各領域中，本實驗室都有深入的研究： 研究領域 • • • • • • • LCD Driver IC Design LED Driver IC Design Touch Panel Controller IC Design ADC/DAC Design PLL Design RFIC Ultra-Sound Imaging RX and TX Design 吳順吉的研究領域(一) 研究方向 本實驗室致力於生醫與核電廠數據的分析。透過統計，訊號 及影像處理等技術，擷取各種數據（例如：心電圖、腦電波、 腦磁波、功能性磁振造像和核電廠訊號）背後所隱含的資訊， 以滿足醫療、電廠運行及穿戴式行動裝置的各種需求。 對我們的研究有興趣的同學，歡迎來與我討論！ 吳順吉 辦公室: 工科舊館306室 E-mail: [email protected] 2014/12 吳順吉的研究領域(二) 研究主題： 心電圖於生物辨識應用之研究 ， 難治癒癲癇患者之病源區的偵檢與定位， 細胞動作電位之分類， 各類穿戴式裝置資料的擷取及分析， 核電廠事故的辨識， 核電廠燃料棒布局最佳化。 2014/12 歡迎加入我們！ 張廖貴術-大學部專題研究題目 • • • • • • • 電荷捕獲式快閃記憶體(CT-Flash)元件模擬與設計 - Device simulator Sentaurus/ISE TCAD - Dielectric engineering for 3D flash device CT-Flash元件操作及量測研究 - Bias sequence in P/E, Charge pumping High-k/Ge MOSFET氧化層電荷與界面陷阱量測研究 -Charge pumping, Electrical stressing 學生背景: 電子及基本物理, 專業選修: 固態電子學, 半導 體元件物理, etc 設備及研究介紹: http://www2.ess.nthu.edu.tw/~semicon/ ☺歡迎有志同學申請國科會大專生專題研究計畫補助☺ 辦公室: Rm. 312, ext 42674 Dept. of ESS , National Tsing Hua University Charge-Trapping Flash Memory Device Control Gate Control Gate Interpoly Dielectric C. T. layer Floating Gate Tunnel Oxide Source Drain Source Drain Substrate p-substrate Year of Production NAND Flash technology node F (nm) NOR Flash technology node F (nm) Flash NOR tunnel oxide thickness EOT (nm) 2009 34 50 8–9 2010 32 45 8–9 2011 28 40 8–9 2012 25 35 8–9 Flash NOR tunnel dielectric material Oxide Oxide Oxide Oxide Flash NAND tunnel oxide thickness (EOT-nm) Flash NOR interpoly dielectric thickness (EOT-nm) Flash NAND interpoly dielectric thickness (EOT-nm) 6-7 13-15 10-13 6-7 12-14 10-13 6-7 12-14 10-13 Flash Interpoly Dielectric Material ONO ONO ONO 6-7 12-14 9-10 ONO High-k 2013 22 32 8 Ox ide High-k 6-7 8-10 9-10 2014 20 28 8 Ox ide High-k 6-7 8-10 9-10 2015 2016 19 18 25 22 8 7–8 Ox ide Ox ide High-k High-k 6-7 4 8-10 8-10 9-10 9-10 2017 16 20 7–8 Ox ide High-k 4 8-10 9-10 High-k High-k High-k High-k High-k Manufacturable solutions exist, and are being optimized Manufacturable solutions are NOT known Dept. of ESS , National Tsing Hua University High-k gate dielectric for MOS device Leakage current is a serious issue for conventional gate SiO2. This problem can be solved by a high-k gate dielectric with a higher physical thickness. W VD K ID Cinv (VG VT )VD g m L 2 thickness 20Å SiO2 K4 40Å Si3N4 K8 120Å high-K (metal oxides…etc) K24 The gate dielectric thickness ↑ → field strength, gate leakage ↓ the same Effective Oxide Thickness (EOT) Dept. of ESS , National Tsing Hua University