Transcript PowerPoint 簡報

實驗十九
頻率轉移鍵制
(FSK) 同 步 解
調
實驗十九
一、實驗目的
學習用鎖相迴路做 FSK 解調的原理及方法。
19-1
實驗十九
二、原理說明
1.在實驗十七中曾提到 FSK 基本上就是 FM，只不過它輸入
的調變信號是數位信號而已。因此，在做 FSK 解調時，應
可利用 FM 解調電路來完成。
2.在實驗十六中已學到利用鎖相迴路做 FM 解調的原理，本
實驗將繼續利用鎖相迴路來做 FSK 解調，其結構如圖 19-1
所示。圖中的鎖相迴路及低通濾波器構成 FM 解調電路，
其詳細原理請參考實驗十六，以下僅略述各方塊之作用。
19-1
實驗十九
圖 19-1 FSK同步解調結構及波形
19-2
實驗十九
(1)鎖相迴路：負責將接收信號VR(t)頻率的變化轉成VPLL(t)
電壓的變化，應注意的是由於VR(t)的頻率變化較快 (在極
短的時間內要從fH變成fL或從fL變成fH)，所以鎖相迴路內
之LPF必須有較大的頻寬才能使VCO之輸出頻率能快速
的改變以便保持鎖住VR(t) 。
(2)低通濾波器：由於鎖相迴路內之LPF必須有較大的頻寬
，致使其輸出之VPLL(t)會含有稍微劇烈的波形變化，所
以要串接一個低通濾波器將波形濾成較為平緩的VLP(t)
，如圖 19-1 的註解方塊所示。
(3)比較器：將VLP(t)之波形改變成只有 High、Low 兩種電
壓的數位波形 ，如圖 19-1 的註解方塊所示。
19-2
實驗十九
3.本實驗的第二部分仍將整合 CVSD 調變、解調電路，曼
徹斯特碼編碼、解碼電路，及新完成的 FSK 調變、同步
解調電路。整個實驗系統如圖 19-2 所示。圖中的 CVSD
調變負責將類比輸入轉成 NRZ 型式之數位信號，曼徹斯
特碼編碼電路則是將時脈信號與 NRZ 信號結合成曼徹斯
特碼型式之數位信號，再經過 FSK 調變後送出；在接收
端則是將接收信號經 FSK 同步解調成數位信號，再由曼
徹斯特碼解碼電路將信號分解成時脈信號和 NRZ 信號，
最後由 CVSD 解調電路將 NRZ 數位信號復原成類比信號
。
19-3
實驗十九
圖 19-2 FSK 實驗系統 ( 同步解調 )
19-3
實驗十九
1
16
0.1 u
VT
2
+1 2V
Out
39 k
5.1 k
10 u
5.1 k
Mu ltip lier
&
S in e
sh ap er
+1
3
+1 2V
+
4
15
13
GND
6
12
+V c c
5
C
11
VCO
10
0.0 01u
15 k
+
7
Rc
8
R
22 0
14
1u
Cu r ren t
S w itch
F S K in
9
VD
X R2 2 0 6
5k
2.2 k
R2
À£±±®¶Àú¾¹
0.1 u
VR
A
+1 2V
16
P L L in
0.1 u
VD D
14
2
P .C . i n
3
4
V C O ou t
¬Û ¦ì°»
´ú ¾¹ II
6
1
50 k
R1
R2
V CO
11
V CO in
C
VPL L
In
10 0k
CD 4 0 4 6
2.7 k
22 k
C3
3
7
1M
2
6
4
D em o d .
out
3
O u t In
3
10 0k
1k
8
+
LM 3 11
_
1
7
4
Vo
Out
-12 V
-12 V
0.1 u
78 05
2
VLP
+
35 6
2 LF
_
0.1 u
10 k
Inh ib it
R2
10
RL
5
R1
1
20 0p
0.0 047 u
·½· ¥
ÀH ½¢ ¾¹
12
+1 2V
0.1 u
+1 2V
C4
R
1k
9
7
20 0p
13
C1
20 0p
P .C. I
out
§C³qÂoªi¾¹
Ra
10 k
Rb
50 k
¤ñ¸û¾¹
V ss
Âê¬Û°j¸ô
8
15
圖 19-3 FSK 同步解調實驗電路
19-4
實驗十九
二、原理說明
1.本實驗的第一部分為 FSK 同步解調，電路如圖 19-3 所示
，圖中各單元之功能簡述如下：
(1)壓控振盪器：做為 FSK 調變電路，用來產生 FSK 信號
供解調電路使用。
(2)鎖相迴路：當鎖住時，VCO out端之頻率等於接收信號
VR(t)之頻率。由CD4046之VCO 特性圖 19-4 可看出，當
VR(t)之頻率等於fH時，VPLL(t) =VH；當VR(t)之頻率等於
fL時，VPLL(t) = VL。不過由於受限於鎖相迴路內之 LPF
， VPLL(t)並不能理想的出現只有VH及VL兩種電壓的數位
波形，而是出現像圖 19-1 註解方塊所示的波形。
19-4
實驗十九
f
fH
fL
VL
VH
v
圖 19-4 CD4046之VCO特性
19-5
實驗十九
(3)低通濾波器：為了使鎖相迴路能鎖住VR(t)頻率之快速變
化，PLL 內之 LPF 頻寬不能太小，所以 PLL 輸出之
VPLL(t)波形像圖 19-1 註解方波所示的那樣，會有較劇烈
的變化，若直接將VPLL(t)接給比較器，很可能造成比較
器的輸出會多出幾次 High、Low 的變化，所以必須在
PLL 之後串個低通濾波器將波形濾成較平坦的VLP(t) ，
如圖 19-1 註解方塊所示之波形。另外，由於VPLL(t)輸出
之前已經被0.1μF之電容濾除直流了，所以直接從低通
濾波器之 In 端輸入即可。
(4)比較器：由於VLP(t)之波形已呈現明顯的 High、Low 區
隔，所以比較器很容易正確地將波形改變為只有 5 V、
0 V 的方波VO(t) 。
19-5
實驗十九
2.本實驗的第二部分是完成圖 19-2 的系統，整個實驗電路如
圖 19-5 所示，圖中的灰色方塊部分即是圖 19-3 的 FSK 調
變、解調電路，其餘的部分完全和實驗十三、十四、十八
相同，在此不再重複。
19-5
實驗十九
圖 19-5 FSK實驗系統電路 ( 同步解調 )
19-6