Transcript Differentielle Verstärkung

Differentielles Paar
Req  1/ gm
+
UIN
gm UIN
1/ gm
G
gm
g
 m
1  gm R 2
Ausgewählte Themen des analogen Schaltungsentwurfs
rds
-
Rout  2rds
1
Differentielles Paar
G
gm
g
 m
1  gm R 2
Rout  2rds
1/ gm
Ausgewählte Themen des analogen Schaltungsentwurfs
2
Differentielle Signale
V2 
V1  
gm
(2 rds || R )
2
gm
(2 rds || R)
2
Ausgewählte Themen des analogen Schaltungsentwurfs
3
Differentielle Signale
1
Ausgewählte Themen des analogen Schaltungsentwurfs
2
4
„Common-Mode“ und Differentiell
vout  A1v1  A2v2
vout
v1
v2
Ausgewählte Themen des analogen Schaltungsentwurfs
5
„Common-Mode“ und Differentiell
vout  A1v1  A2  0
vout
v1
v2=0
Ausgewählte Themen des analogen Schaltungsentwurfs
6
„Common-Mode“ und Differentiell
vout  A1  0  A2v2
vout
v1=0
v2
Ausgewählte Themen des analogen Schaltungsentwurfs
7
„Common-Mode“ und Differentiell
vout  A1v1  A2v2
v1  v2 v1  v2

2
2
v v v v
v2  1 2  1 2
2
2
v1 
vout
v1
v2
v1  vcm 
vdiff
v2  vcm 
Acm
vout
Ausgewählte Themen des analogen Schaltungsentwurfs
2
vdiff
2
vcm 
v1  v2
2
vdiff  v2  v1
Adiff
 A1  A2 
  A1  A2 vcm  
vdiff
 2 
8
„Common-Mode“ und Differentiell
vout
v1
v2
vcm
vcm
Vdiff/2
Vdiff/2
Acm
vout
Ausgewählte Themen des analogen Schaltungsentwurfs
Adiff
 A1  A2 
  A1  A2 vcm  
vdiff
 2 
9
„Common-Mode“ und Differentiell
vout
v1
Vdiff/2
v2
Vdiff/2
Adiff
vout
Ausgewählte Themen des analogen Schaltungsentwurfs
 A1  A2 
  A1  A2  0  
vdiff
 2 
10
„Common-Mode“ und Differentiell
vout
v1
v2
vcm
vcm
Acm
vout
Ausgewählte Themen des analogen Schaltungsentwurfs
 A1  A2 
  A1  A2 vcm  
0
 2 
11
Differentielle Verstärkung
v1  vcm 
vdiff
2
v2  vcm 
vdiff
2
vout  Acmvcm  Adif vdiff
vcm  0
v1
Vdiff/2
v2
Vdiff/2
v1 
vdiff
2
v2  
vdiff
2
vout  Adif vdiff
Ausgewählte Themen des analogen Schaltungsentwurfs
12
Differentielle Verstärkung
Gmdif
Rdiff

v1
Vdiff/2
v2
Adiff  Gmdiff Rdiff
Vdiff/2
Ausgewählte Themen des analogen Schaltungsentwurfs
13
Differentielle Stromverstärkung
i1
Req  1/ gm
~ Masse
i1
Vdiff/2
iout  i1  i2
Masse
V=0
i2
Vdiff/2
Vdiff/2
Vdiff/2
0
Ausgewählte Themen des analogen Schaltungsentwurfs
14
Differentielle Stromverstärkung
i1
Vdiff/2
V=0
i2
i1  g m
Vdiff/2
vdiff
Vdiff/2
i2   g m
2
vdiff
2
iout  i1  i2  gmvdiff
Gmdiff  g m
Ausgewählte Themen des analogen Schaltungsentwurfs
15
Differentieller Widerstand
Ausgewählte Themen des analogen Schaltungsentwurfs
16
Differentieller Widerstand
Rout ~ 2rds
Rout
1/gm
R
Rout  R  rds (1  gm R)
Ausgewählte Themen des analogen Schaltungsentwurfs
17
Differentieller Widerstand
Rout  Rout
rdsM
1/gmM
1  TSC
D
1  TOC
Rout  (rdsM ||
2rds
2rds
)
g mM
1
g mM
Rout  rds || rdsM
Adiff  Gmdiff Rdiff , 
Adiff  gm rds || rdsM 
Ausgewählte Themen des analogen Schaltungsentwurfs
18
Differentieller Widerstand
Rout  Rout
rdsM
1  TSC
D
1  TOC
Rout  (rdsM ||
2rds
2rds
)
2
Rout  rds || rdsM
Adiff  Gmdiff Rdiff , 
Adiff  gm rds || rdsM 
Ausgewählte Themen des analogen Schaltungsentwurfs
19
Common-Mode Verstärkung
v1  vcm 
vdiff
2
v2  vcm 
vdiff
2
vout  Acmvcm  Adif vdiff
v1
v2
Vcm
Vcm
vdiff  0
vout  Acmvcm
v1  vcm
Ausgewählte Themen des analogen Schaltungsentwurfs
v2  vcm
20
Common-Mode Verstärkung
i1
Vcm
Vcm
Vcm
i2
Vcm
i1 , i2  0  Acm  0
Ausgewählte Themen des analogen Schaltungsentwurfs
21
„Common-Mode“ und Differentiell
vout
v1
Acm
v2
Adiff  Gdif Rout  gm (rrds || rdsM )
Acm  0
Acm
vout
Ausgewählte Themen des analogen Schaltungsentwurfs
Adiff
 A1  A2 
  A1  A2 vcm  
vdiff
 2 
22
Differentieller Verstärker
Differentieller Verstärker
Invertierender Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
Nichtinvertierender Verstärker
23
Verstärker mit einem Eingang
„Common Source“
Kaskade
Ausgewählte Themen des analogen Schaltungsentwurfs
CS mit Sourcefolger
Kaskode
24
Verstärker mit einem Eingang
Ausgewählte Themen des analogen Schaltungsentwurfs
25
Differentieller Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
26
Differentieller Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
27
Differentieller Verstärker
Gmdif(D)
Rdiff
Ausgewählte Themen des analogen Schaltungsentwurfs
28
Differentieller Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
29
Differentieller Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
30
Differentieller Verstärker

vdiff
2

vdiff
2
Ausgewählte Themen des analogen Schaltungsentwurfs
31
Differentieller Verstärker
I1  I1
*
1
CM / g mM D  1
I out  I1  I 2 
*
I1
1
Vdiff 

gm

 g m 
2  CM / g mM D  1

*
I1
 C / 2 g mM D  1 

I out  Vdiff g m  M


 CM / g mM D  1 
I2
Ausgewählte Themen des analogen Schaltungsentwurfs
32
Differentieller Verstärker
vcm
vcm
Ausgewählte Themen des analogen Schaltungsentwurfs
33
Differentieller Verstärker
I1  A
D
D p  1
Vcm
p 
Cs / g m D
I1  g m
(Cgs  Cs )
DCs  Cgs / g m  1
gm
A  Cs
Vcm
I1
+
C gs
-
Cs
Ausgewählte Themen des analogen Schaltungsentwurfs
34
Differentieller Verstärker
I1  I 2  g m
Cs / g m D
DCs  Cgs / g m  1
Vcm
*
I1  I1
*
I1
1
CM / g mM D  1
I1
I2
I out  I1  I1
*

Cs / g m D  CM / g mM D 
I out  Vcm g m 
 DC  C  / g  1  C / g D  1 
s
gs
m


 M mM
Ausgewählte Themen des analogen Schaltungsentwurfs
35
Differentieller Verstärker
 C / 2 g mM D  1 

I out  Vdiff g m  M
 CM / g mM D  1 
I out
CM
g mM

 CM / g mM D 

Cs / g m D



 Vcm g m
 DC  C  / g  1  C / g D  1 
s
gs
m


 M mM
gm
C gs
Cs
Ausgewählte Themen des analogen Schaltungsentwurfs
36
Differentieller Verstärker
I out  Vdiff g m
I out  Vcm  0
Vdiff  V1
I out   g mV1
Ausgewählte Themen des analogen Schaltungsentwurfs
37
Differentieller Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
38
Differentieller Verstärker
Adiff  gm rds || rdsM 
Ausgewählte Themen des analogen Schaltungsentwurfs
A  gm rds || rdsM 
39
Zero - Kompensation
R1
R2
R1
Invertierender Verstärker
Transimpedanzverstärker
(Strom – Spannungswandler)
Buffer
R1
Nichtinvertierender Verstärker
R2
Ausgewählte Themen des analogen Schaltungsentwurfs
40
Differentieller Verstärker
Vdssat
Dynamikbereich
Ausgang
Ausgewählte Themen des analogen Schaltungsentwurfs
Dynamikbereich
Eingang
41
Differentieller Verstärker
TM
Rout  rdsIN || rdsM
Adiff
TIN
CL
Ausgewählte Themen des analogen Schaltungsentwurfs
Zout  Rout || (1 / DCL )
g mIN Rout  CM / 2 g mM D  1 



Rout CL D  1  CM / g mM D  1 
Adiff 
g mIN Rout
Rout CL D  1
42
Differentieller Verstärker mit Kaskode
TM
Rout  rdsIN gCN rdsCN || rdsM gCP rdsCP
TCP
Adiff 
g mIN Rout
Rout CL D  1
rdsC  0
TCN
TIN
CL
Ausgewählte Themen des analogen Schaltungsentwurfs
43
Differentieller Verstärker mit Kaskode
Vdssat
TM
Dynamikbereich
Ausgang
TCP
TCN
TIN
Dynamikbereich
Eingang
CL
Ausgewählte Themen des analogen Schaltungsentwurfs
44
Folded Kaskode
Dynamikbereich
Ausgang
Ausgewählte Themen des analogen Schaltungsentwurfs
Dynamikbereich
Eingang
45
Folded Kaskode
Dynamikbereich
Ausgang
Ausgewählte Themen des analogen Schaltungsentwurfs
Dynamikbereich
Eingang
46
Folded Kaskode
Rout  gCP rdsCP rdsIN || gCN rdsCN rdsM
TL
Adiff 
TCP
TIN
TCN
g mIN Rout
Rout CL D  1
CL
TM
Ausgewählte Themen des analogen Schaltungsentwurfs
47
Differentieller Stromverstärker
i1  I 0
i1  I 0
i1
i2
i1  i2
I0
I0
Differentieller Stromverstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
48
Symmetrischer Verstärker (CMOS OTA)
M
CMP
1
1
CMP
M
TMP
TIN
Cout
TMN
A( D)  g mIN MRout
CMN
1

Rout Cout D  1 CMP
 g mMP
 CMN


D  1
 2 g mM

C

D  1  MN D  1
  g mMN

Ausgewählte Themen des analogen Schaltungsentwurfs
Rout 
rdsMP
|| rdsMN
M
49
Symmetrischer Verstärker (CMOS OTA)
M
CMP
1
1
CMP
M
CL
CMN
Dynamikbereich Dynamikbereich
Ausgang
Eingang
Ausgewählte Themen des analogen Schaltungsentwurfs
50
Symmetrischer Verstärker (CMOS OTA)
logT (i ) 
T ( D)  g mIN MRout
GBW
0
 p1
log 
 p2
Rout 
1

Rout Cout D  1 CMP
 g mMP
 CMN


D  1
 2 g mM

C

D  1  MN D  1
  g mMN

rdsMP
|| rdsMN
M
CMP  1  M Cgs  2Cdb
CMN  2Cgs  2Cdb
2  2T01 M  630

1800
900
 p1
log 
Ausgewählte Themen des analogen Schaltungsentwurfs
g mMP
gmM
2
CMP
Cout
T01 
gm M
Cout
GBW
51
AC Analyse eines Verstärkers mit RK
T
AF ( D) 
AOL1 ( D) AOL 2 ( D)  FF ( D)
1  T ( D)
T
FF
Aol1
Aol2
Ausgewählte Themen des analogen Schaltungsentwurfs
52
Zusammenfassung
T ( D)  T0
b1D  1
an D n  ...  a2 D 2  a1 D1  1
Ω
Ω
Ausgewählte Themen des analogen Schaltungsentwurfs
53
Zusammenfassung Nyquist Test
AF ( D) 
T ( D)  T0
b1D  1
an D n  ...  a2 D 2  a1 D1  1
T ( )  T0
b1  1
an n  ...  a22  a1  1
1  T ( )  0
AOL ( D)
1  T ( D)
1  T ( )

Charakteristische Gleichung
Ausgewählte Themen des analogen Schaltungsentwurfs
54
Nyquist Test
T ( )

Ausgewählte Themen des analogen Schaltungsentwurfs
55
Bode Plot
logT (i ) 
-1 / Dekade
log 
0
 p1
 p2

T (i )  T0
i z  1
i p1  1i p 2  1
z
1800
+1
900
 p1
log 
p1 / 10  p1 10
-1
Ausgewählte Themen des analogen Schaltungsentwurfs
56
Stabilität
AF ( D) 
2Q 2
4Q  1
2
AOL
T0
1
1
1
D 
D 1
12T0
1T0
2
Q
T1
2
Q  0,707
U
Q  0,5
Q  0,707
Q  0.707  2  2T01
 2 

 T01 
M  arctg
Ausgewählte Themen des analogen Schaltungsentwurfs
M  630
57
Spannungsregler
Vin
Vout
Referenzspannung
Linear low-drop regulator
Ausgewählte Themen des analogen Schaltungsentwurfs
58
Spannungsregler - Kleinsignalmodell
Ausgewählte Themen des analogen Schaltungsentwurfs
59
Spannungsregler - Kleinsignalmodell
Ausgewählte Themen des analogen Schaltungsentwurfs
60
Spannungsregler - Kleinsignalmodell
-
+
Ausgewählte Themen des analogen Schaltungsentwurfs
61
Invertierender Verstärker
Rd
+
Vgs
Rg
Cg
Cd
gmVgs
Cf
Ausgewählte Themen des analogen Schaltungsentwurfs
62
Invertierender Verstärker - ?
T ( D)  T0
b1D  1
a2 D 2  a1D  1
a1  Rg Cg  Rd Cd  (Rg  Rd )C f
Cg
Rg
Cd
-
Rd
Cf
a2  Rg Rd (Cg Cd  Cg C f  Cd C f )
T0  g m
+
Rf
Rd Rg
Rd  R f  Rg
Cg
IC
 IRRf
Cf s
1
s
Rf C f
IC  I R
+
Rg
-
Cd
Rd
Cf
b1  R f C f
Ausgewählte Themen des analogen Schaltungsentwurfs
Rf
63
Invertierender Verstärker
AOL1 ( D)  AOL10
1
a1D  1
+
Rg
-
Rd
AOL10  Rg
Rf
a1  (Cg  C f ) Rg
Ausgewählte Themen des analogen Schaltungsentwurfs
64
Invertierender Verstärker
AOL 2 ( D)  AOL 20
bD  1
a2 D 2  a1D  1
+
Rg
AOL 20  gm Rd
-
Rd
Rf
a1  Rg Cg  Rd Cd  (Rg  Rd )C f
a2  Rg Rd (Cg Cd  Cg C f  Cd C f )
Rg
I
I

0
Rg Cg s  1 C f s
b  Rg (C f  Cg )
Ausgewählte Themen des analogen Schaltungsentwurfs
+
Rg
-
Rf
65
Invertierender Verstärker
b1D  1
AF ( D)  AF 0
a2 D 2  a1D  1
AF 0 
+
-
Rg Rd
Rg  Rd  R f
a1  Rg Cg  Rd Cd  (Rg  Rd )C f
a2  Rg Rd (Cg Cd  Cg C f  Cd C f )
b1  R f C f
Ausgewählte Themen des analogen Schaltungsentwurfs
66
Invertierender Verstärker
Rg Rd
AOL1 ( D) AOL 2 ( D)  AF ( D)
A

F0
AFB ( D) 
Rg  Rd  R f
1  T ( D)
A
1  AF 0b1 D / AOL
AOL 0  gm Rd Rg
AFB ( D)  OL 0
Rg Rd
1  T0 a2 D 2  a1  Tb1  D  1
T0  g m
1  T0
1  T0
Rf  
Rg  Rd  R f
1  AF b1D / AOL
AFB ( D)  AOL
a2 D 2  a1  Tb1 D  1
a1  Rg Cg  Rd Cd  (Rg  Rd )C f
a2  Rg Rd (Cg Cd  Cg C f  Cd C f )
b1  R f C f
(1  C f / g m D)
AF ( D)   Rg g m Rd


Rg Rd (Cg C f  Cg Cd  C f Cd ) D2  Rd Cd  C f   Rg Cg  C f (1  g m Rd ) D  1
AF ( D)   Rg g m Rd
(1   z D)
 p1D  1 p 2 D  1
Cf  0
AF ( D)   Rg g m Rd
1
Rg Rd Cg Cd D 2  Rd Cd  Rg Cg D  1
AF ( D)   Rg g m Rd
1
Rd Cd D  1Rg Cg D  1


Ausgewählte Themen des analogen Schaltungsentwurfs
AF ( D)   Rg g m Rd
(1  C f / g m D)
Rg Rd C * D2  C f Rg g m Rd D  1
67
Invertierender Verstärker – Pole Splitting
Cg
Rg
AF ( D)   Rg g m Rd
1
Rd Cd D  1Rg Cg D  1
Rd
Cd
Cf
 p1  Rg Cg ,  p 2  Rd Cd
AF ( D)   Rg g m Rd
(1  C f / g m D)
Rg Rd C * D2  C f Rg g m Rd D  1
 p1  Rg g m Rd C f ,  p 2 
Cd C f  Cd Cg  Cg C f
g mC f
Cf
1/ Rg gm Rg C f
τp2
τp1
1/ Rg Cg 1/ Rd Cd
Ausgewählte Themen des analogen Schaltungsentwurfs
gm
C g  Cd
1/τ
68
Spannungsregler – T und AOL
-
Gvgs
vgs
+
(1   z D)
T ( D)  GRg g m Rd
 p1D  1 p 2 D  1
(1   z D)
AOL ( D)  GRg g m Rd
 p1D  1 p 2 D  1
Ausgewählte Themen des analogen Schaltungsentwurfs
T0  GRg gm Rd
69
Spannungsregler – AFB
-
+
AFB ( D) 
1
 p1 p 2 D 2
T0
 p 2  0.5
 p1
T0



p1
  p 2 D
T0
1
Rd (Cg C f  Cg Cd

g
 C C )  0.5
f
d
m Rd C f 
Ggm Rd
Cg C f  Cg Cd  C f Cd  0.5
Ausgewählte Themen des analogen Schaltungsentwurfs
2
g mC f
2
G
70
Bode Plot
logT (i ) 
-1 / Dekade
T (i )  T
i z  1
i p1  1i p 2  1
log 
0
 p1
 p2

z
1800
+1
900
 p1
log 
-1
Ausgewählte Themen des analogen Schaltungsentwurfs
71
Bode Plot
logT (i ) 
T ( D)  T0
-1 / Dekade
(1   z D)
 p1D  1 p2 D  1
log 
0
 p1
 p2

z
1800
900
 p1
log 
Ausgewählte Themen des analogen Schaltungsentwurfs
72
Zero - Kompensation
-
+
Ausgewählte Themen des analogen Schaltungsentwurfs
73
Zero - Kompensation
-
Vgs
+
Cf
(1   z D)
A( D)  A
 p1D  1 p 2 D  1
IC
 VGS
Cf s
I C  g mVGS
gm
s
Cf
Ausgewählte Themen des analogen Schaltungsentwurfs
z 
Cf
gm
74
Zero - Kompensation
-
Vgs
+
Cf
IC
 Rc I C  VGS
Cf D
I C  g mVGS
1
D
C f 1 / g m  Rc 
 z  C f 1/ gm  Rc 
Ausgewählte Themen des analogen Schaltungsentwurfs
75
Zweistufiger Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
76
Zweistufiger Verstärker
Cin
T2
Cf
TIN
Cout
(1 
A( D)  R1 g 2 R2
(1 
A( D)  g IN R1 g 2 R2
Cf
gm2
D)
Cf
gm2
D)
 C f Cout  C f Cin  CinCout


D  1C f R1 R2 g m 2 D  1


C f gm2


 Cout


D  1C f R1R2 g m 2 D  1
 gm2

Ausgewählte Themen des analogen Schaltungsentwurfs
77
Zweistufiger Verstärker
Cin
T2
GBW  C f  gm1
Cf
Cout
 0.5
gm2
g m1
Cf
TIN
Cout
gm2  2
(1 
A( D)  R1 g 2 R2
(1 
A( D)  g IN R1 g 2 R2
g m1
Cf
GBW 
Cf
gm2
D)
Cf
gm2
Cout
g m1
Cf
D)
 C f Cout  C f Cin  CinCout


D  1C f R1 R2 g m 2 D  1


C f gm2


 Cout


D  1C f R1R2 g m 2 D  1
 gm2

Ausgewählte Themen des analogen Schaltungsentwurfs
78
Dreistufiger Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
79
Dreistufiger Verstärker
CC
Ausgewählte Themen des analogen Schaltungsentwurfs
Cf
80
Dreistufiger Verstärker
Ausgewählte Themen des analogen Schaltungsentwurfs
81
Dreistufiger Verstärker
A( D)   R2 g3 R3
1
R2 R3C f Cout D 2  C f R2 g3 R3 D  1
T ( D)   g 2 R2 g3 R3
DCC R1
1
R2 R3C f Cout D 2  C f R2 g3 R3 D  1 CC R1D  1
AOL ( D)   g 2 R2 g3 R3
1
R1
R2 R3C f Cout D 2  C f R2 g3 R3 D  1 CC R1D  1
Ausgewählte Themen des analogen Schaltungsentwurfs
82
Dreistufiger Verstärker
AF ( D)   g1R1 g 2 R2 g3 R3
1
R1R2 R3CC C f Cout D3  R1R2CC g3 R3C f D 2  R1 g 2 R2CC g3 R3C f D  1
AF ( D)   g1R1 g 2 R2 g3 R3
1
 Cout
 C


D  1 f D  1R1 g 2 R2CC g3 R3C f D  1

 g3
 g 2
g
3  3
Cout
GBW 
g1
CC
2 
g2
Cf
Ausgewählte Themen des analogen Schaltungsentwurfs
83