Transcript Βασικές Αρχές Αρχιτεκτονικής

Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος
Πληροφορικής Α.Τ.Ε.Ι Θεσσαλονίκης
Μάθημα
Οργάνωση και Αρχιτεκτονική Υπολογιστών
Κεφαλαίο Πρώτο
Βασικές αρχές Αρχιτεκτονικής
Μέρος: Πρώτο
Καθηγητής: Α. Βαφειάδης
2009
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
1
Περιεχόμενα Κεφ 1.
 Οργάνωση VS (εναντίον) Αρχιτεκτονικής







Κατηγοριοποίηση των Αρχιτεκτονικών
Βασική δομή και ενέργειες υπολογιστή
Γλώσσα Μηχανής
Κύκλος απόκτησης εκτέλεσης εντολών
Διακοπές (interrupts)
Χρονισμός ψηφιακών κυκλωμάτων
Διαγράμματα χρόνου
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
2
Οργάνωση εναντίον Αρχιτεκτονικής
Άποψη των Robert Baron και Lee Higbie
Δεν υπάρχει διάκριση μεταξύ οργάνωσης, αρχιτεκτονικής.
«Αρχιτεκτονική είναι ο σχεδιασμός των υπολογιστών, ο οποίος
περιλαμβάνει:
το σύνολο εντολών γλώσσας μηχανής (instruction set),
τις μονάδες του υλικού και
την οργάνωση του συστήματος».
Υπάρχουν δύο βασικά τμήματα
 Instruction Set Architecture
 Hardware-System Architecture
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
3
Οργάνωση εναντίον Αρχιτεκτονικής
Άποψη William Stalling
Αρχιτεκτονική (Όσα γίνονται αντιληπτά από τον χρήστη)

Η δομή των εντολών γλώσσας μηχανής

Το μήκος μιας θέσης μνήμης

Το μέγιστο μήκος της φυσικής μνήμης

Η μέθοδος παράστασης των δεδομένων

Οι τεχνικές υπολογισμού της τελικής διεύθυνσης

Οι τεχνικές εισόδου-εξόδου (I/O)
Οργάνωση (Όσα δεν γίνονται αντιληπτά από τον χρήστη)

τα σήματα ελέγχου

οι τεχνολογίες που χρησιμοποιούνται

η υλοποίηση των μονάδων
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
4
Οργάνωση εναντίον Αρχιτεκτονικής
Άποψη William Stalling – Παραδείγματα
Αριθμοί κινητής υποδιαστολής
Η παράσταση (πρόσημο, 8 bits exponent, 23 mantissa )
είναι αρχιτεκτονικό χαρακτηριστικό (ορατό στο χρήστη)
Η υλοποίηση μπορεί να γίνει είτε από την ALU είτε από την
FPU και είναι θέμα οργάνωσης (αόρατο στο χρήστη)
Υπολογιστές με
Ίδιο λειτουργικό σύστημα (ορατό στο χρήστη)
Διαφορετικό hardware (αόρατο στο χρήστη)
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
5
Οργάνωση εναντίον Αρχιτεκτονικής
Άποψη J. Hennessy και D. Patterson
Η οργάνωση είναι μέρος της Αρχιτεκτονικής
Ορατό τμήμα της Αρχιτεκτονικής
 Instruction set architecture
Αόρατο τμήμα της Αρχιτεκτονικής
 Υλοποίηση
Οργάνωση
Σχεδιασμός μνήμης
Δομή διαδρόμων
Δομή CPU
Hardware
((
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
6
Οργάνωση εναντίον Αρχιτεκτονικής
Παραδείγματα
SUN SPARCstation 2 και SPARCstation 20
έχουν το ίδιο σύνολο εντολών γλώσσας μηχανής
ίδιο hardware, αλλά διαφορετική οργάνωση
σειρά SGI Indico
ίδιο σύνολο γλώσσας μηχανής
ίδια οργάνωση
αλλά υλοποιούνται από διαφορετικό hardware
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
7
Ιστορία των Υπολογιστών και τις
Αρχιτεκτονικής τους
• http://www.elsop.com/wrc/h_comput.htm
• http://www.computerhistory.org/
• http://www.cs.wisc.edu/arch/www/
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
8
Βασικές Αρχές Υπολογιστή J. Von Neumann
 Ύπαρξη τριών βασικών συστημάτων
 Επεξεργασίας (ΚΜΕ)
 Εισόδου εξόδου (Ι/Ο)
 Κεντρικής Μνήμης (KM)
 Πρόγραμμα και δεδομένα αποθηκεύονται στη μνήμη

Το σύστημα Ι/Ο μεταφέρει πληροφορίες από και προς τη KM και τη ΚΜΕ
 Η ΚΜΕ αποτελείται από τα υποσυστήματα:
 Μονάδα ελέγχου
 Μονάδα αριθμητικής και λογικής
 Απαριθμητή εντολών
 Σύνολο των καταχωρητών.
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
9
Ο υπολογιστής Princeton Institute of Advance Studies
ή IAS
Μήκος μίας θέσης μνήμης 40 bits
Μνήμης σε θέσεις = 1000
Κάθε θέση μνήμης 2 εντολές Γλ. Μηχανής
Κωδικός εντολής 8 bits
Μήκος διεύθυνσης 12 bits
Aριστερή Εντολή
Διεύθυνση
Κωδικός
0
Δεξία Εντολή
7 8
Κωδικός
19 20
Διεύθυνση
27 28
39
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
10
Συστήματα Εισόδου-Εξοδού
Κεντρική Μνήμη
Δεδόμενα ή εντολές απο/προς
MDR
Princeton
Institute of
Advance
Studies
Computer
Μονάδα Αριθμητικής και λογικης
Συσωρευτής
Επέκτ. Συσωρευτή
ΜΟΝΑΔΑ ΕΛΕΓΧΟΥ
IBR
Αποκωδικοποιητής
Εντολών
Διεύθυνση
PC
Διεύθυνση
MAR
IR
Κυκλώματα
Ελέγχου
Κωδικός
Σήματα Ελέγχου πρός τις
μονάδες
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
11
Βασικοί καταχωρητές του IAS
 Program Counter (PC):
Περιέχει την διεύθυνση του επόμενου
ζεύγους εντολών που πρόκειται να εκτελεστεί.
 Memory Address Register (MAR):
Περιέχει την διεύθυνση
(12 bits) της θέσης της μνήμης την οποία πρόκειται να γράψουμε η να
διαβάσουμε.
 Memory Buffer Register (MBR): Περιέχει το περιεχόμενο
μιας θέσης μνήμης (40 bits) την οποία πρόκειται να γράψουμε ή να
διαβάσουμε και τις οποίας η διεύθυνση βρίσκεται στον MAR.
 Instruction Register (IR): Περιέχει τον κωδικό (8 Bits) της
εντολής που πρόκειται να εκτελεστεί.
 Instruction Buffer Register (IBR): Περιέχει προσωρινά την
εντολή, η οποία βρίσκεται στο δεξιό μέρος μιας θέσης μνήμη. (o IBR δεν
υπάρχει στις σύγχρονες αρχιτεκτονικές)
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
12
Καταχωρητές Εργασίας
 συσσωρευτής (accumulator) (40 bits)
O accumulator περιέχει προσωρινά παράγοντες
(δεδομένα ή αποτελέσματα) που θα
χρειαστεί η ALU ή αποτελέσματα που θα παραχθούναπό αυτή
 επέκταση του συσσωρευτή (extended accumulator).
Ο δεύτερος αυτός καταχωρητής ονομάζεται και Multiplier-quotient.
και έχει μήκος 80 bits
O extended accumulator χρησιμεύει για την προσωρινή αποθήκευση του
δεξιού μέρους του αποτελέσματος του πολλαπλασιασμού ο οποίος ενώ έχει
παράγοντές μήκους 40 bits παράγει αποτελέσματα μήκους 80 bits.
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
13
Ο κύκλος απόκτησης – εκτέλεσης του IAS
 Κύκλος απόκτησης
 Πραγματοποιείται κύκλος μνήμης για την απόκτηση της θέσης μνήμης που
περιέχει ένα ζευγάρι εντολών.
 Η αριστερή εντολή μεταφέρεται στον αποκωδικοποιητή εντολών
 Η δεξιά εντολή μεταφέρεται στον IBR
 Ο PC αυξάνεται κατά 1.
 Κύκλος εκτέλεσης
 Ο αποκωδικοποιητής μεταφέρει τον κωδικό της αριστερής εντολής στον IR
και την διεύθυνση στον MAR.
 H αριστερή εντολή εκτελείται
 To περιεχόμενο του IBR μεταφέρεται στον αποκωδικοποιητή
 Ο αποκωδικοποιητής μεταφέρει τον κωδικό της δεξιάς εντολής στον IR και
την διεύθυνση στον MAR.
 Η δεξιά εντολή εκτελείται.
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
14
Ο IAS είχε 21 εντολές γλώσσας μηχανής που ανήκουν
στις παρακάτω κατηγορίες:
 Αριθμητικές (8)
 Μεταφορές δεδομένων (7)
 Αλλαγής ροής χωρίς συνθήκη (2)
 Αλλαγής ροής υπό συνθήκη (2)
 Τροποποίησης διεύθυνσης (2)
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
15
Εναλλακτικές Αρχιτεκτονικές (Flynn 1966)
Single Instruction stream Single Data stream (SISD)
Σήματα ελέγχου
Μονάδα
Ελέγχου
Μονάδα
Επεξεργασίας
Εντολές
Δεδομένα
Μνήμη
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
16
Εναλλακτικές Αρχιτεκτονικές (Flynn 1966)
Single Instruction stream Multiple Data stream (SIMD)
Σήματα ελέγχου
Μονάδα
Ελέγχου
Εντολές
Μονάδα
Επεξεργασίας
1
Δεδομένα 1
Μονάδα
Επεξεργασίας
2
Δεδομένα 2
...
Μονάδα
Επεξεργασίας
n
Δεδομένα n
Μνήμη
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
17
Εναλλακτικές Αρχιτεκτονικές (Flynn 1966)
Multiple Instructions stream Single Data stream (MISD)
Σήματα ελέγχου
Μονάδα
Ελέγχου 1
Μονάδα
Επεξεργασίας
1
Σήματα ελέγχου
.....
Εντολές 1
Μονάδα
ελέγχου n
Μονάδα
Επεξεργασίας
n
Εντολές n
Δεδομένα
Μνήμη
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
18
Εναλλακτικές Αρχιτεκτονικές (Flynn 1966)
Multiple Instructions stream Multiple Data stream (MIMD)
Σήματα ελέγχου
Μονάδα
Ελέγχου 1
Εντολές 1
Μονάδα
Επεξεργασίας
1
Δεδομένα 1
Σήματα ελέγχου
.....
Μονάδα
ελέγχου n
Εντολές n
Μονάδα
Επεξεργασίας
n
Δεδομένα n
Μνήμη
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
19
Processor Organization
Single instruction
single data stream
(SISD)
Uniprocessors
Single instruction
multiple data stream
(SIMD)
Vector
processors
Array
processors
Multiple instruction
single data stream
(MISD)
Multiple instruction
multiple data stream
(MIMD)
Shared memory
(tightly coupled
Symmetric
multiprocessor
(SMP)
No uniform
memory access
(NUMA)
Οργάνωση και Αρχιτεκτονική Υπολογιστών
Distributed
memory
(loosely coupled)
Clusters
A. Βαφειάδης
20
Symmetric Multiprocessor System (SMP)
From Stallings
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
21
SMP-IBM S/390
From Stallings
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
22
Cluster
From Stallings
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
23
Mia άλλη άποψη για τα cluster
From Stallings
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
24
Μονάδες
Εισόδου-Εξόδου
Κύρια
Μνήμη
Σύστημα Διασύνδεσης Υπολογιστή
(System Bus)
Μονάδα
Αριθμητικής
και Λογικής
(ALU)
Καταχωρητές
Μονάδες
Εσωτερική Διασύνδεση
ΚΜΕ
(Internal bus)
Τυπικού
Υπολογιστή
ΜΟΝΑΔΑ ΕΛΕΓΧΟΥ
Ακολουθιακή λογική
(Sequencing logic)
Καταχωρητές
και Αποκωδικοποιητές
μονάδας ελέγχου
Control
Memory
ΚΕΝΤΡΙΚΗ ΜΟΝΑΔΑ ΕΠΕΞΕΡΓΑΣΙΑΣ
ΥΠΟΛΟΓΙΣΤΗΣ
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
25
Καταχωρητές μη προσπελάσιμοι από τον χρήστη
 Program counter (PC)
 Memory Address Register (ΜΑR)
 Memory Buffer Register (MBR)
 Instruction Register (IR)
 I/O address Register
 I/O buffer Register
 Status register
 Stack register
 Segment registers
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
27
Καταχώρησες προσπελάσιμοι από το χρήστη
Καταχωρητες εργασίας
 Συσσωρευτές
 Επεκτάσεις συσσωρευτών
 Καταχωτητές δείκτη
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
28
Μονάδα Ελέγχου
Η μονάδα ελέγχου αποτελεί την καρδιά της ΚΜΕ. και:
 εκτελεί τον κύκλο απόκτησης-εκτέλεσης
 αποκωδικοποιεί την εντολή
 την αναλύει σε σήματα ελέγχου, τα οποία απευθύνονται σε κάθε
μονάδα ή σύστημα διασύνδεσης των μονάδων, τα οποία συμμετέχουν
στην πραγματοποίηση της εντολής.
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
29
Παραγωγή Σημάτων
Micro programmed Organization
Instruction
Register
ALU
Flags
Sequencing
Logic
Control Address Register
Control
Memory
Control Buffer Register
Control
Logic
Control Signals
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
30
Παραγωγή Σημάτων
Hardwired Implementation
Οργάνωση και Αρχιτεκτονική Υπολογιστών
A. Βαφειάδης
31