Transcript 典型多媒体课件1
第1章 概述 1.1 EDA技术的涵义 1.2 EDA技术的发展历程 1.3 EDA技术的主要内容 1.4 EDA技术的流程 第1章 概述 1.1 EDA技术的涵义 （Electronic Design Automation） EDA技术有狭义的EDA技术和广义的EDA技术之分。 利用EDA技术(特指IES/ASIC自动设计技术)进行电子系统 的设计，具有以下几个特点： ① 用软件的方式设计硬件； ② 用软件方式设计的系统到硬件系统的转换是由有关的开 发软件自动完成的； ③ 设计过程中可用有关软件进行各种仿真； ④ 系统可现场编程，在线升级； ⑤ 整个系统可集成在一个芯片上，体积小、功耗低、可靠 性高。因此，EDA技术是现代电子设计的发展趋势。 （补充：对设计者的硬件经验要求、高速性问题） 第1章 概述 1.2 EDA技术的发展历程 1.2.1 20世纪70年代的计算机辅助设计CAD阶段 1.2.2 20世纪80年代的计算机辅助工程设计CAE阶段 1.2.3 20世纪90年代电子系统设计自动化EDA阶段 第1章 概述 1.3 EDA技术的主要内容 1.3.1大规模可编程逻辑器件 FPGA: Field Programmable Gate Array CPLD: Complex Programmable Logic Device 主要的芯片生产公司： Altera:FLEX10K系列、MAX系列中的 MAX7000S系列、Cyclone系列等 Xilinx Lattice 第1章 概述 1.3.2硬件描述语言(HDL) HDL:Hardware Description Language 常用的硬件描述语言:VHDL、Verilog、ABEL VHDL: VHSIC(Very High Speed Integrated Circuit) VHDL：作为IEEE的工业标准硬件描述语言，在电 子工程领域，已成为事实上的通用硬件描述语言。 (IEEE: The Institute of Electrical and Electronics Engineers 电气电子工程师学会) 第1章 概述 Verilog：支持的EDA工具较多，适用于RTL级和 门电路级的描述，其综合过程较VHDL稍简单， 但其在高级描述方面不如VHDL。 ABEL：一种支持各种不同输入方式的HDL，被广 泛用于各种可编程逻辑器件的逻辑功能设计，由 于其语言描述的独立性，因而适用于各种不同规 模的可编程器件的设计。 有专家认为，在新世纪中，VHDL与Verilog语言 将承担几乎全部的数字系统设计任务。 第1章 概述 1.3.3. 软件开发工具 目前比较流行的、主流厂家的EDA的软件工具有Altera的 MAX+plus Ⅱ、QuartusⅡ、Lattice的ispEXPERT、 Xilinx的Foundation Series。 EDA工具提供商： Synopsys Cadence Mentor Magma Altera Lattice 第1章 概述 1.3.4 实验开发系统 （1） 实验或开发所需的各类基本信号发生模块，包括时钟、 脉冲、高低电平等； （2） FPGA/CPLD输出信息显示模块，包括数码显示、发光 管显示、声响指示等； （3) 监控程序模块，提供“电路重构软配置”； (4） 目标芯片适配座以及上面的FPGA/CPLD目标芯片和编 程下载电路。 第1章 概述 实验的三个层次： 1、逻辑行为的实现 （特点：非EDA技术及相关器件也能实现，无法 体现EDA技术的优势） 2、控制与信号传输功能的实现（特点：使用EDA技术能体现EDA技术 的优势）如：高速信号发生器（含高速D/A输出）、PWM、FSK/PSK、 A/D采样控制器、数字频率合成、数字PLL、FIFO、RS232或PS/2通信、 VGA显示控制电路、逻辑分析仪、存储示波器、虚拟仪表、图像采样 处理和显示、机电实时控制系统、FPGA与单片机综合控制等电路的设 计。 3、算法的实现（特点：使用硬件方式取代由传统CPU完成的许多算法 功能，实现高速性能） 如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数 字振荡器、DDS、编码译码和压缩、调制解调器、以太网交换机、高 频端DSP（现代DSP）、基于FPGA的嵌入式系统、SOPC/SOC系统、实时 图象处理、大信息流加解密算法实现等电路的设计，嵌入式ARM、含 CPU软核Nios的软硬件联合设计。时钟频率一般在50MHz以上。 第1章 概述 1.4 EDA技术的流程 Quartus II是Altera提供的FPGA/CPLD开发集成环境 图形或 HDL编辑 Analysis & Synthesis （分析与综合） Filter （适配器） Assembler （编程文件汇编） 编程器 Timing Analyzer （时序分析器） 设计 输入 综合或 编译 下载 适配器件 仿真 KONXIN 图1-1Quartus II设计流程 第1章 概述 1.4.1. 源程序的编辑和编译 常用的源程序输入方式： ① 图形输入 原理图输入 状态图输入 波形图输入 ② 硬件描述语言文本输入 第1章 概述 1.4.2 逻辑综合和优化 (VHDL综合器不能支持VHDL所有语句，对于相同的 VHDL代码，不同的VHDL综合器可能综合出结构不同的 电路系统) 所谓逻辑综合，就是将电路的高级语言描述(如HDL 、原 理图或状态图形的描述)转换成低级的、可与FPGA/CPLD 或构成ASIC的门阵列基本结构相映射的网表文件。 ※ QuartusⅡ用的综合器是Synplicity 的综合器 Synopsys DC是著名的综合器。 第1章 概述 1.4.3 目标器件的布线/适配 所谓逻辑适配，就是将由综合器产生的网表文件针对某一具 体的目标器件进行逻辑映射操作，其中包括底层器件配置、 逻辑分割、逻辑优化、布线与操作等，配置于指定的目标器 件中，产生最终的下载文件，如JEDEC格式的文件。 通常，EDA软件中的综合器可由专业的第三方EDA公司提 供，而适配器则需由FPGA/CPLD供应商自己提供，因为适 配器的适配对象直接与器件结构相对应。 第1章 概述 1.4.4 目标器件的编程/下载 通过编程器或下载电缆载入目标芯片FPGA或CPLD中。 1.4.5 设计过程中的有关仿真 行为仿真，就是将VHDL 设计源程序直接送到VHDL 仿真器中所进行 的仿真。该仿真只是根据VHDL 的语义进行的，与具体电路没有关系。 在这种仿真中，可以充分发挥VHDL 中的适用于仿真控制的语句及有 关的预定义函数和库文件。 功能仿真，就是将综合后的VHDL 网表文件再送到VHDL 仿真器中所 进行的仿真。 时序仿真，就是将布线器/适配器所产生的VHDL 网表文件送到VHDL 仿真器中所进行的仿真。 (我们一般进行的是时序仿真，其中也完成了功能仿真) 1.4.6 硬件仿真/硬件测试 第1章 概述 集成电路（IC)设计与EDA技术的关系 IC流程： 电路描述→仿真→版图设计（Layout）→验证→生 产 EDA流程： 硬件描述→综合→适配/布线→下载 前端设计：电路描述→仿真 后端设计：版图设计（Layout）→验证→生产 基于可编程器件的设计适用于小批量生产，更具灵 活性。但价格比起一般ASIC偏高。（FPGA/CPLD 又称为可编程ASIC） ASIC及其设计流程 ASIC(Application Specific Integrated Circuits，专用集成电路) ASIC 数模 数字 ASIC 混合 ASIC 图1-2 ASIC分类 模拟 ASIC ASIC及其设计流程 ASIC设计方法 ASIC 设计方法 全定制法 半定制法 门阵列法 标准单元法 图1-3 ASIC实现方法 可编程逻辑器件法 IP核简介 IP (Intellectual Property) ：用于ASIC或FPGA/CPLD 中的预先设计好的电路功能模块。 软IP 固IP 图1-4 IP核分类 硬IP 习 题 1-1 与软件描述语言相比，VHDL有什么特点？ 1-2 EDA技术与ASIC设计和FPGA开发有什么关系？ 1-3 叙述EDA的FPGA/CPLD设计流程。 1-4 IP是什么？IP与EDA技术的关系是什么？ 1-5 叙述ASIC的设计方法。 1-6 FPGA/CPLD在ASIC设计中有什么用处？ 1-7 简述在基于FPGA/CPLD的EDA设计流程中所涉及的 EDA工具，及其在整个流程中的作用。