Transcript Mikroel6_1 - CARNet lms

Elektrotehnički fakultet
Kneza Trpimira 2b, 31000
Osijek, HRVATSKA
Sveučilište J.J.
Strossmayera u
Osijeku
Prof. dr. Tomislav Švedek
MIKROELEKTRONIKA
3+1+2
MODUL 6 /1 od 3
8.
NAĆELA PROJEKTIRANJA SLOŽENIH
INTEGRIRANIH SKLOPOVA
8.1.
FAZE PROJEKTIRANJA INTEGRIRANIH
SKLOPOVA
8.1.1. Projektiranje ISa - električka razina
8.1.2. Projektiranje ISa - fizička razina
8.1.3. Ugradnja ispitljivosti (DFT)
8.2.
PROJEKTIRANJE DIGITALNIH INTEGRIRANIH
SKLOPOVA
8.2.1. Programabilni logički sklopovi (PLD)
8.2.2. Logički nizovi - GA
8.2.3. Standardne ćelije -StC
8.2.4. Potpuno po narudžbi korisnika - FC
MODUL 6/1od 3
2
8.
NAĆELA PROJEKTIRANJA SLOŽENIH
INTEGRIRANIH SKLOPOVA
Razvoj mikroelektronike uvjetovan je napretkom :
• tehnologije proizvodnje integriranih sklopova
• metoda njihovog projektiranja.
Podjela IS-a prema vrsti signala na:
• analogne (tu se ubrajaju i A/D, D/A pretvornici), i
• digitalne (tu se ubrajaju i memorije)
IS pogodniji za obradu digitalnih signala

većina ISova namijenjena obradi digitalnog signala.
MODUL 6/1od 3
3
Digitalna obrada zahtijeva:
• veći broj funkcionalnih blokova
• širi frekvencijski pojas signala, ali ima i prednosti:
• izvedba sklopa pomoću samo jednog tipa
tranzistora (npr. NPN, ili NMOS),
• mogućnost realizacije sklopova s univerzalno
funkcijom (npr. mikroprocesor),
• jednostavno memoriranje signala i sl.
Analogna obrada:
• projektira se isključivo za specifičnu funkciju i
određeni oblik signala
• malen broj analognih blokova (pojačala, komparatori,
filtri, A/D i D/A pretvornici, generatori valnih
oblika), ali s velikim brojem različitih parametara pa
ih je teže standardizirati.
MODUL 6/1od 3
4
U realnim integriranim sklopovima često se koristi
kombinacija analognih i digitalnih sklopova.
A/D
d.filtar
DSP
D/A
digitalni programabilni radioprijemnik
(vrste modulacije i uvjeti prijema određuju se programom)
MODUL 6/1od 3
5
Podjela prema tehnologiji izvedbe:
Tehnika
tD, ns
BIPOLARNA
AS-TTL
2
LP S-TTL
4
ECL
0,5
I2L
15
MOS
NMOS
10
CMOS
15
BiCMOS
0,7
GaAs
0,15
*
P, mW tDP
2-NI /mm2 Br. maski
10
1
50
0,5
20
4
25
7,5
50
50
20
100
9
9
8
8
0,5
0,1*
1
5
5
1,5
0,7
0,75
400
300
200
50
7
10-15
12-18
6
potrošnja CMOS sklopova proporcionalna je frekvenciji rada sklopa
(u stacionarnim uvjetima potrošnja je gotovo jednaka nuli).
Navedeni iznos dobiven je uz UDD = 5 V i f = 1 MHz.
MODUL 6/1od 3
6
Podjela integriranih sklopova prema kompleksnosti
(engl. SI -Scale of Integration)
< 102
SSI (engl. Small SI)
2-NI sklopova
MSI (engl. Medium SI)
102 - 103 2-NI sklopova
LSI (engl. Large SI)
103 - 105 2-NI sklopova
VLSI (engl. Very Large SI)
105 - 106 2-NI sklopova
>106 2-NI sklopova
ULSI (engl. Ultra Large SI)
WSI (engl. Wafer SI)
-
MODUL 6/1od 3
7
Podjela prema
tehnici projektiranja:
Integrirani sklop -IS
(analagni i digitalni)
Standardni IS
Aplikativno specifični
IS-ASIC
Neprogramabilan Programabilan
(logika, memorije,
analogni sklopovi)
Programabilan
Maskom
na terenu
programabilan
Potpuno
po
naruđbi
Djelomično
po naruđbi
Sve
maske
Zadnja maska
(metalizacija)
-GA
Parametrizirane Standardne ćelije
ćelije
-StC
MODUL 6/1od 3
8
Standardni IS (proizvode u velikim serijama zbog čega im
je i jedinična cijena niska):
• neprogramabilni (logički sklopovi, mikroprocesori,
RAM)
• programabilni (EPROM, EEPROM, PLD).
funkciju mijenja korisnik pomoću:
• jednostavnih naprava za programiranje kod
korisnika (engl. field programmable) ili
• prema potrebama korisnika, ali kod
proizvođača pomoću posljednje maske
metalizacije (engl. mask programmable).
MODUL 6/1od 3
9
Aplikativno specifični integrirani sklopovi - ASIC
(engl. application specific integrated circuit) proizvode se
kod proizvođača integriranih sklopova za funkciju koju
određuje krajnji korisnik:
•ASIC projektiran potpuno po narudžbi korisnika
(engl. full-custom)
projektira se u cijelosti za svaku novu aplikaciju
MODUL 6/1od 3
10
•ASIC projektirane djelomično po narudžbi (engl.
semi-custom).
• tehnika projektiranja logičkog niza - GA (engl.
gate array) početne etape tehnološke realizacije
zajedničke za sve čipove, a u posljednjoj se etapi
zadnjom maskom, prema narudžbi korisnika,
definira funkcija čipa
• tehnika standardnih ćelija - StC (engl. standard cell)
kao i kod ASICa projektiranih potpuno po narudžbi
korisnika, koriste se sve maske, a prednost je u tome
da se prilikom projektiranja zadane funkcije sklopa
rabe standardne, tehnološki provjerene ćelije.
MODUL 6/1od 3
11
8.1.
FAZE PROJEKTIRANJA INTEGRIRANIH
SKLOPOVA
Za sve tehnike projektiranja zajedničko je da se
projektiranje odvija na dvije razine:
• električkoj (engl. electric design) i
• fizičkoj (engl. physical design).
MODUL 6/1od 3
12
8.1.1. Projektiranje integriranog
sklopa - električka razina
CAD programi za
projektiranje i simulaciju
električnih sklopova
sadrže:
•provjeru poštivanja
električkih pravila pri
projektiranju (engl. electric
design rule checking).
Detaljna
specifikacija
Projektiranje
funkcije i logike
Razdioba na
manje cjeline
Biblioteka
ćelija
•procedure za unos
električke sheme (engl.
schematic capture),
•provjeru poštivanja pravila
projektiranja (engl. design
rule checking), te
Tehnički
zahtjevi
Simulacija
logike i timinga
N
dobro
D
razmještaj
Arhitektura
čipa
povezivanje
N
potpuno
ekstrakcija
parametara
D
izrada maski
MODUL 6/1od 3
generiranje
test vektora
13
8.1.2. Projektiranje ISa - fizička razina
Parametri mikroelektroničkih komponenata tijesno vezani
uz topologiju (engl. layout):
• razmještaj komponenata (engl. placement) na
temelju fizičkih parametara iz biblioteke ćelija,
• njihovo povezivanje (engl. routing), i po potrebi
definiranje posebnih struktura (kondenzatori,
otpornici)
• ekstrakcija parametara parazitnih komponenata
iz gotove topologije (engl. back-annotation)
• resimulacija
MODUL 6/1od 3
14
Verifikacijski programi: provjeravaju odgovara li
projektirana topologija zadanoj logičkoj shemi.
Projektiranje topologije vrlo je složeno:
• automatskoj izradi topologije (engl. autoplacement and routing)
• ručno (engl. hand-placement and routing).
Usporedba rezultata automatskog i ručnog projektiranja
topologije:
automatsko projektiranje omogućava kraće vrijeme
obrade, ali daje znatno lošije rezultate vezano uz
razinu integracije i konačnu površinu čipa.
MODUL 6/1od 3
15
8.1.3. Ugradnja ispitljivosti (DFT)
Rezultati simulacije često se koriste i za generiranje ispitnih
vektora automatskog ispitnog uređaja - ATE (engl. automatic
test equipment) -ispitivanje ISa u proizvodnji.
Kod složenih integriranih sklopova sklop se sastoji od
nekoliko milijuna čvorova, čija je upravljivost (engl.
controllability) i osmotrivost (engl. observability) moguća
samo preko ograničenog broja vanjskih priključaka ISa otežava se ispitljivost (engl. testability) njegovih internih
čvorova i funkcije.
IS treba tako organizirati da se za projektiranja ugradi
dodatni dio sklopova (engl. hardware overhead) čija je
jedina svrha olakšavanje ispitljivosti ISa - ugradnja
ispitljivosti - DFT (engl. design for testability)
MODUL 6/1od 3
16
8.2.
PROJEKTIRANJE DIGITALNIH
INTEGRIRANIH SKLOPOVA
Odnos cijene i količine za razne tehnike projektiranja ASIC-a
(broj 2-NI sklopova - gate)
10 x103
Full custom
8
Standard
Cell
6
4
2
1
0
PLD
0
10
Gate-array
20
30
40
50 60 70 80
Ukupna količina (x103)
MODUL 6/1od 3
90 100
17
8.2.1. Programabilni logički sklopovi (PLD)
(engl. PLD - Programmable Logic Device)
Korisnički programabilni sklopovi (PLD) na tržištu se
pojavljuju kao standardni integrirani sklopovi: niži troškovi
razvoja, manja potrošnja, veća pouzdanost i zaštita
intelektualnog vlasništva. Pogodniji za manje serije (količine)
proizvoda koje treba brzo ponuditi tržištu.
Dijele se na OTP (engl. One Time Programmable) sklopove,
koji se mogu programirati samo jednom (programiranje
spaljivanjem veza ili pomoću zadnje maske za metalizaciju)
npr. PROM, PAL) i reprogramabilne sklopove koji se mogu
programirati više puta (EPROM ili RAM ćelije - brisanje UV
zrakama ili električki, npr. UV-EPROM ili EEPROM).
MODUL 6/1od 3
18
Struktura jednostavnog PLD-a (npr. GAL, PEEL, itd.)
Clk
I/Clk
SP
I
I
"AND"
array
Macro
Cell
I
do 22 ulaza
AC
10 izlaza
I/O
I/O
I/O
I/O
I/O
I
PEELTM20CG10
MODUL 6/1od 3
19
Struktura složenog PLD-a (npr. MAX9000 - Altera)
6000 do 12000 iskoristivih 2-NI sklopova (radna frekvencija >100 MHz)
16 makroćelija = logic array block (LAB)
I
O
C
.
.
.
.
.
.
.
.
.
IOC
.
.
.
I
O
C
IOC
.
.
.
I
O
C
.
.
.
I
O
C
LAB
brzi
prospojni
putevi
IOC - I/O Cell
.
.
.
.
.
.
IOC
IOC
MODUL 6/1od 3
20
8.2.2. Logički nizovi (Gate Array)
Funkcija definirana zadnjom maskom metalizacije. Dimenzije
čipa su fiksne i ovise o kompleksnosti odabranog logičkog niza
(broja osnovnih ćelija). Unaprijed proizvedene ćelije su obično
fiksnih dimenzija a sastoje se od 5 PMOS i 5 NMOS tranzistora
koji se slobodno spajaju u funkcije prema raspoloživoj biblioteci
tipova ćelija (funkcionalnih primitiva: I, NI, ILI, NILI, OR,
NOR, EX-OR, RS-FF, JK-FF, D-FF, T-FF, MUX, DEMUX,
COUNTER, itd.).
Zbog poteškoća s prospajanjem iskoristivost ćelija nije 100%,
a dimenzije čipa nisu optimalne za zadanu funkciju. Logički
niz pogodan je za serije manje od 10 000 komada. Razvoj
uključuje samo izradu zadnje maske za metalizaciju (1 ili
više), cijena razvoja je niža no kod tehnike standardnih ćelija,
ali je jedinična cijena IS-a visoka.
MODUL 6/1od 3
21
Prije metalizacije
redovi ćelija
kanali za prospajanje između redova ćelija
(fiksne su širine)
Poslije metalizacije
odabrana standardna
dimenzija čipa
metalni prospoji
MODUL 6/1od 3
22
8.2.3. Standardne ćelije (Standard Cell)
Neophodan cijeli set maski. Dimenzije su definirane funkcijom
čipa. Ćelije su različitih širina - projektirane i parametrizirane od
strane proizvođača, te ponuđene u biblioteci standarnih ćelija
(funkcionalnih primitiva: I, NI, ILI, NILI, OR, NOR, EX-OR,
RS-FF, JK-FF, D-FF, T-FF, MUX, DEMUX, COUNTER, itd.).
Dimenzije čipa su gotovo optimalne za zadanu funkciju (bolja
iskoristivost površine čipa). Standardne ćelije su pogodne za
serije veće od 10 000 komada. Razvoj uključuje izradu
potpunog seta maski (10 do 15 kod CMOS-a), cijena razvoja
je vrlo visoka, ali je jedinična cijena IS-a niža.
MODUL 6/1od 3
23
tipovi ćelija iz biblioteke standardnih ćelija (ćelije
mogu biti digitalne i analogne, raznih širina)
odabrane ćelije povezane u
funkcionalnu cjelinu
redovi ćelija
kanali za prospajanje između
redova ćelija nisu fiksne širine
metalni prospoji
dimenzija čipa određena njegovom funkcijom
MODUL 6/1od 3
24
8.2.4. Potpuno po narudžbi korisnika (Full Custom)
Proizvođač čipa (engl. Silicon foundry) daje samo tehnologiju
(parametre), a korisnik projektira svaki tranzistor zasebno.
Korisnik može ugrađivati digitalne i analogne sklopove,
projektirane, simulirane i izvedene odabranom tehnologijom.
Vrlo važna suradnja proizvođač-korisnik/projektant.
Dimenzije čipa su optimalne za zadanu funkciju (najbolja
iskoristivost površine čipa). Tehnika projektiranja potpuno po
narudžbi korisnika pogodna za serije veće od 80 000 komada.
Razvoj uključuje izradu potpunog seta maski (10 do 15 kod
CMOS-a), cijena razvoja je vrlo visoka, ali jedinična cijena ISa najniža.
MODUL 6/1od 3
25