Transcript (a) 圖

P8-32 表8-2-27
同步計數模數（Synchronous Counter）
計數模數非
計數規則
型（或稱未滿計數器）
正反器數量(n)計算：計數狀態
(MOD數)
最高輸入頻率
（電路總延遲時間：
：1個
正反器的延遲時間 + K 層邏輯閘的延遲時間）
各級工作週期 未滿計數器型的各級工作週期
計數模數非
P8-33 表8-2-28
型--3 模（或稱 MOD-3）
計數模數非
P8-34 表8-2-29
型--5 模（或稱 MOD-5）
P8-34 表8-2-29
計數模數非
型--5 模（或稱 MOD-5）
P8-35 表8-2-30
計數模數非
型--6 模（或稱 MOD-6）
P8-35 表8-2-30
計數模數非
型--6 模（或稱 MOD-6）
P8-36 表8-2-31
計數模數非
型--7 模（或稱 MOD-7）
P8-36 表8-2-31
計數模數非
型--7 模（或稱 MOD-7）
P8-37 表8-2-32
計數模數非
型--10 模（或稱 MOD-10 或BCD計數）
P8-37 表8-2-32
計數模數非
型--10 模（或稱 MOD-10 或BCD計數）
P8-38 表8-2-33
不規則同步計數器--4 模（或稱 MOD-4）
P8-38 表8-2-33
不規則同步計數器--4 模（或稱 MOD-4）
P8-41 表8-2-34
非同步計數器IC
74LS90
74LS92
4位元10進制（BCD碼）4位元12進制漣波計
漣波計數器
數器
74LS93
4位元16進制漣波計
數器
P8-41 表8-2-35
74LS90（4 位元10進制（BCD碼）漣波計數器）
內部結構
腳
位
圖
真
值
表
74LS90 使用範圍--單級 IC 的使用
上數電路（÷10）
圖(a)
P8-42 表8-2-36
上數電路（÷2或÷10）
圖(b)
74LS90 使用範圍—串級 IC 的組合
上數電路（÷50）
圖(a)
P8-42 表8-2-37
上數電路（÷60）
圖(b)
P8-43 表8-2-38
74LS92（4 位元12進制漣波計數器）
內部結構
腳
位
圖
真
值
表
P8-43 表8-2-39
74LS92 使用範圍
單級IC的使用
上數電路（÷2或÷12 ）
(÷2)
圖(a)
(÷12)
串級IC的組合
上數電路（÷36）
(÷6)
(÷6)
圖(b)
P8-44 表8-2-40
74LS93（4 位元16進制漣波計數器）
內部結構
腳
位
圖
真
值
表
74LS93 使用範圍
上
數
電
路
(÷50)

說

明
P8-44 表8-2-41
P8-45 表8-2-42
74LS190 & 74LS191 兩者差異
74LS190
10進制（BCD 碼）計數器；計數範圍0∼9
74LS191
16進制計數器；計數範圍0∼15
74LS190 & 74LS191
P8-46 表8-2-43
輸入端
腳位圖
功
能
說
明

輸
出
端
74LS190 & 74LS191 使用範圍
上數電路（÷9）
圖(a)
D、C、B、A 初值設定為0011(=3)
當
計數到1100(=12)
時，將使LOAD = 0，即可將初值
重新載入IC內
計數值：0011∼1011。MOD數為9
（12-3 = 9），
故
P8-46 表8-2-44
上數電路（÷12）
圖(b)
D、C、B、A 初值設定為1110(=14)
當
計數到0010(=2)
時，將使LOAD =0，即可將初值重
新載入IC內
計數值：1110∼0011。MOD數為
12(14-2 = 12) ，
故
P8-47 表8-2-45
74LS192 & 74LS193 兩者差異
74LS192
10進制（BCD 碼）計數器；計數範圍0∼9
74LS193
16進制計數器；計數範圍0∼15
74LS192 & 74LS193
P8-47 表8-2-46
輸入端
腳位圖
功
能
說
明

輸
出
端
74LS192 & 74LS193 使用範圍
上數電路（÷10）
P8-48 表8-2-47
上數電路（÷14）
圖(a)
圖(b)
輸入頻率由上數（COUNT UP）輸入
端送入
當
計數到1010(=10)
時，將使CLEAR = 1，即可將IC
的輸出
清除為0000
計數值：0000∼1001。MOD數為10
（10-0 = 10），故
D、C、B、A 初值設定為1111(=15)
輸入頻率由下數（COUNT DOWN）輸
入端送入
當
計數到0001(=1)
時，將使LOAD =0，即可將D、C、B、
A 初值重新載入IC內
計數值：1111∼0010。MOD數為
14(15-1 = 14) ，故