Transcript Document

组合逻辑电路
——中规模组合逻辑集成电路
46
几种常用器件
加法器
数值比较器
编码器
译码器
数据选择器
数据分配器
数码管和译码器
47
1 加法器
Ci Si
1位二进制加法器
an---加数；bn---被加数；cn-1---低位的进位；
sn---本位和；cn---进位。

sn  (an bn  an bn )cn 1
真值表
Ai Bi Ci-1
an
bn cn-1 sn
cn
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
0
1
0
1
1
1
0
1
0
1
0
1
0
1
0
1
1
0
1
0
0
1
 (an bn  an bn )cn 1
 an  bn  cn 1
cn  (anbn  anbn )cn 1  anbn
 (an  bn )cn 1  a48nbn
多位二进制加法器
串行进位加法器
S0
Si
S1
Ci
Ci-1 Ai Bi
A0 B0
Si
并行（超前）进位加法器
S2
Ci
Ci-1 Ai Bi
A1 B1
Si
C4
S3
Ci
Ci-1 Ai Bi
A2 B2
Si
Ci
Ci-1 Ai Bi
A3 B3
49
例 设计一个代码转换电路，将BCD代码的8421
码转换为余3码（余3码与8421码相差0011）
50
2 数值比较器
一位数值比较器
功能表
输入
“A  B” AB
“A  B” A B  AB
输出
A
B
A>B
A=B
A<B
0
0
0
1
0
0
1
0
0
1
1
0
1
0
0
1
1
0
1
0
“A  B” AB
51
多位数值比较器
1. 先从高位比起，高位大的数值一定大。
2. 若高位相等，则再比较低位数，最终结果
由低位的比较结果决定。
52
扩
展
53
四位集成比较器74LS85
UCC
A3
B2
A2
A1
B1
A3
B2
A2
A1
B1
B3
A0
B0
A0
B0
(A=B)L
(A<B)L
(A>B)L A<B A=B A<B
(A>B)L A<B A=B A<B GND
B3 (A<B)L
(A=B)L
低位进位
向高位位进位
54
3 编码器
输入：一系列高低电平
输出：较少位的二进制码
n
n个二进制代码（n位二进制数）有2 种
n
不同的组合，可以表示2 个信号。
二进制编码器
普通编码器
优先编码器
BCD码编码器
55
I0
B2
I1
I2
I3
普通编码器
8-3
编码器
B1
I4
I5
B0
I6
I7
56
优先编码器
**输入/出低电平有效！
57
实际芯片有扩展端口
58
59
60
4 译码器
译码器的输入—— 一组二进制代码
译码器的输出—— 一组高低电平信号
真值表
Y0
Y1
Y2
A0
A1
A2
3-8Ïß
ÒëÂëÆ÷
Y3
Y4
Y5
Y6
Y7
A2
0
0
0
0
1
1
1
1
输入
A1
0
0
1
1
0
0
1
1
A0 Y7
0 0
1 0
0 0
1 0
0 0
1 0
0 0
1 1
Y6
0
0
0
0
0
0
1
0
Y5
0
0
0
0
0
1
0
0
输出
Y4 Y3
0 0
0 0
0 0
0 1
1 0
0 0
0 0
0 0
又称最小项译码器，可以产生任意逻辑函数！
Y2
0
0
1
0
0
0
0
0
Y1
0
1
0
0
0
0
0
0
61
Y0
1
0
0
0
0
0
0
0
5 数据选择器
从一组数据中选择一路信号进行传输的电路
A0 A1
输 D3
入 D2
信 D
号 1
D0
控制信号
Y
输
出
信
号
数据选择器类似一个多投开关。选择哪一路信号
由相应的一组控制信号控制。
62
63
6 数据分配器
64
7 数码管和译码驱动电路
在数字系统中，常常需要将运算结果用人们习
惯的十进制显示出来，这就要用到显示译码器。
二---十
进制编码
显示
器件
显示译
码器
a
显示器件：
f
常用的是七段显示器件
（LED/LCD）。 e
g
d
b
c
65
66
动态散射效应
67
68
69
作业
9-22（2）
9-25（用八选一）
9-26
70