Transcript Mikroel1_3 - CARNet lms

Elektrotehnički fakultet
Kneza Trpimira 2b, 31000
Osijek, HRVATSKA
Sveučilište J.J.
Strossmayera u
Osijeku
Prof. dr. Tomislav Švedek
MIKROELEKTRONIKA
3+1+2
MODUL 1 /3 od 3
2.2.
MIKROELEKTRONIČKE KOMPONENTE
MOS INTEGRIRANIH SKLOPOVA
2.2.1. NMOS sklopovi
2.2.2. CMOS sklopovi
2.2.3. Skaliranje MOS omponenata
i sklopova
2.3.
ELEKTRONIČKE KOMPONENTE
HIBRIDNH INTEGRIRANIH SKLOPOVA
DEBELOG FILMA
2.3.1. Aktivne komponente
2.3.2. Otpornici
2.3.3. Vodljive staze
2.3.4. Dielektrici, izolatori, kondenzatori
MODUL 1/3od 3
2
2.1.
MIKROELEKTRONIČKE KOMPONENTE MOS
INTEGRIRANIH SKLOPOVA
Tehnike: NMOS, PMOS(zastarjela) i CMOS
Sve važnija tehnologija kod digitalnih, a danas i
analognih sklopova VLSI/ULSI složenosti:
- tehnološka jednostavnost
- male dimenzije (topološki manji od bip. tranzistora)
- dobre, ali ipak lošije, električke karakteristike od bip.
tranzistora)
MODUL 1/3od 3
3
Dodatna dobra svojstva:
• MOSFET u triodnom području predstavlja linearan
naponski promjenjiv otpor
• MOSFET dobar aktivni element, ali i pasivni potrošač u
digitalnim i analognim sklopovima (dizajn parametar je
W/L - omjer širine i duljine kanala).
• MOSFET tehnologija daje visoki prinos Y (engl yield)
n
brojdobrihsklopova
Y  100% 
100%
m
ukupanbrojsklopovana waferu
MODUL 1/3od 3
4
2.2.1. NMOS sklopovi
Bitno svojstvo integriranih sklopova koji se sastoje
samo od jedne vrste tranzistora (NMOS ili PMOS)
je samoizolacija MOS komponenata.
B,S
G
N+
D
S i B kratko spojeni i
vezani na masu.
N+
P-podloga (B)
kanal
osiromašeni sloj se kod
UDS>0 širi i izolira kanal
od podloge kao i susjednih
FETova (bez obzira na
polarizaciju PN+ spojeva!)
Samoizolacija bez dodatnih tehnoloških postupaka!
MODUL 1/3od 3
5
2.2.2. CMOS sklopovi
Nema samoizolacije već se mora koristiti dodatna P-tube
podloga za izolaciju NMOS, ili N-tube podloga za izolaciju
PMOS FETa.
UDD
Bp,S1
G1 G2
S2,Bn
N+
P-tube
D1
N+
D2
P+
P+ N+
G2
S2
D2
D1
N-podloga
G1
S1
UDD
P-podloga NMOSa spaja se na USS (N+P reverzno polariziran)
N-podloga PMOSa spaja se na UDD (P+N reverzno polariziran)
MODUL 1/3od 3
6
Da bi naponi praga Utn i Utp bili jednaki po iznosu koristi se
ionska implantacija (oba tranzistora su obogaćenog tipa).
MOSFET s polisilicijskom upravljačkom elektrodom
Nedostaci MOSFETa s Al-upravljačkom elektrodom:
- relativno dugačak kanal (L)
- ograničeni iznosi napon praga (Utn, Utp)
- ograničena brzina rada zbog parazitnih kapaciteta (CGD, CGS)
Kod MOSFETa s polisilicijskom upravljačkom elektrodom
aluminij se zamjenjuje visokodopiranim polikristalom silicija
(P ili N-tipa) - Rs<100 . Tim se postupkom postiže i
samopodešavanje (engl Self-Alignment) upravljačke
elektrode sa uvodom S i odvodom D (manji CGD, CGS)
MODUL 1/3od 3
7
Tehnološki postupak
Poly-Si G
S
D
N+
P-bulk
1) termički rast SiO2 na P-podlozi
2) fotolitografija (S, D i G)
3) rast SiO2 gate-a (0,1 m)
N+
4) rast Poly-Si (0,5 - 0,8 m) iznad
SiO2 cijelog oksidnog sloja
5) otvaranje otvora za S i D (iznad
kanala ostaje sloj Poly-Si)
Al
6) dopiranje fosfora u S, D i PolySi G (samopodešavanje S i D
nakon G-a)
7) rast SiO2 i metalizacija
MODUL 1/3od 3
8
2.4.3.
Skaliranje MOS komponenata i sklopova
Skaliranje - smanjenje dimenzija poluvodičkih komponenata
bez povećanja gustoće disipirane snage! Neophodno kod
VLSI i ULSI MOS integriranih sklopova radi veće gustoće
pakiranja osnovnih ćelija i smanjenja utroška snage.
MOSFET s dugim kanalom
i
kratkim kanalom
L
W
L'
W'
dox
xj
d'ox
x'j
MODUL 1/3od 3
9
Uz faktor skaliranja S>, dimenzije skalirane komponente su
jednake:
xj
d ox
L
W
L'  ; W ' 
; d ox ' 
; x' j 
S
S
S
S
Da bi gustoća disipirane snage neskalirane i skalirane
komponente bila jednaka:
P0 U DS  I D
P'0 U ' DS I ' D
Q

 Q' 

A
A
A'
A'
gdje je A'=A/S2 skalirana površina komponente, mora biti:
U ' DS I ' D 
U DS  I D
S
2
 U ' DS
U DS
ID

; I 'D 
S
S
odnosno, skalirana komponenta mora raditi sa S puta manjim
naponima i strujama!!
MODUL 1/3od 3
10
Struja odvoda skalirane komponente u triodnom području
jednaka je:
1

2
I ' D   'U 'GS U 'tn   U ' DS  U ' DS 
2


 ox W
  n 

gdje je:
d ox L
a uz n=konst. slijedi:
 ' S  
Uvjet ID'=ID/S će biti zadovoljen samo uz:
U GS
U tn
U 'GS 
i U 'tn 
S
S
Skaliranje napona praga osigurava se ionskom implantacijom
ili spajanjem podloge na odgovarajući istosmjerni napon!
MODUL 1/3od 3
11
Kapaciteti neskaliranog i skaliranog MOS kondenzatora
jednaki su:
W L
W 'L' C
C   ox 
 C '   ox 

d ox
d 'ox
S
Vrijeme proleta elektrona kroz kanal: t ' p 
Izmjenična disipirana snaga
(nabijanje i izbijanje CL):
P' 
tp
S

L2
 n  U GS  U tn 
P
S2
P t p P t p
Produkt (snaga) x (kašnjenje): P't ' p 
  3
2
S S
S
Povećanje koncentracije
primjesa uslijed skaliranja:
N'  S  N
MODUL 1/3od 3
12
Loše strane skaliranja vezane su uz povećanje otpora sloja
metalizacije:
R'  S  R
Pad napona na vodu metalizacije (UR) ostaje isti jer se
struja smanjila S puta, a ne mijenja se niti njegov kapacitet
prema podlozi.
Gustoća struje kroz metalizacijski vod postaje S puta veća,
jer se struja smanjuje S puta, a presjek S2 puta. Posljedica je
pojačani intenzitet elektromigracijskih pojava i smanjenje
vremena trajanja metalizacijskog voda.
MODUL 1/3od 3
13
Danas važeće teorijske granice skaliranja MOS komponenata:
- minimalna planarna dimenzija
- minimalna debljina oksidnog
sloja iznad kanala
- dubina područja uvoda i odvoda
- koncentracija primjesa u
podlozi
- napon napajanja
- napon podloge
MODUL 1/3od 3
0,2 m
2 nm
50 nm
21017 cm-3
1V
0V
14
2.3.ELEKTRONIČKE KOMPONENTE HIBRIDNH
INTEGRIRANIH SKLOPOVA DEBELOG FILMA
DEBELI FILM - češće u upotrebi
Tehnološki proces: otpornički, vodljivi, dielektrički i
izolacijski materijali nanose se tehnikom sitotiska na podlogu
(engl. substrat) u obliku pasta, a nakon toga se termički
obrađuju.
Depozicija materijala kroz masku na situ
Nakon depozicije:
a) sušenje na 200 - 300C
podloga
b) pečenje na 500 - 700C
MODUL 1/3od 3
15
Podloga: (obično) keramika Al2O3 ili BeO
- dobar izolacijski materijal
- dobro odvođenje topline
Paste (otporne) od 1 do 10 M . Sastav paste:
- funkcionalni materijal (rutenij, paladij)
- permanentno vezivo (drži na okupu ćestice
funkcionalnog materijala i veže pastu za podlogu)
- organski dodatak (neophodan za sitotisak)
granule
paladija
Vrlo složen mehanizam
vođenja struje kroz takvu
strukturu
MODUL 1/3od 3
16
2.3.1. Aktivne komponente
Glavna prednost hibridne tehnologije je mogućnost
korištenja standardnih aktivnih komponenata:
• tranzistora,
• integriranih digitalnih i analognih monolitnih sklopova
(bipolarnih ili MOSFET),
• memorija,
• -procesora.
Te komponente su obično u SMT (engl. surface mounting
technology) minijaturnim kućištima.
MODUL 1/3od 3
17
2.3.2. Otpornici
(paste s dodatkom srebra i paladija)
Rs 

[ ]
d
D
d - debljina sloja
vodljive staze
L
R  Rs
D
L
podloga
zaštitni sloj stakla
Justiranje (podešavanje) otpora: pjeskarenjem ili
laserom. Moguće i funkcionalno podešavanje!
Justiranjem se otpor povećava sa Rmin na Rnominalno
MODUL 1/3od 3
18
2.3.3. Vodljive staze
(paste s dodatkom srebra i zlata)
Nanose se sitotiskom a služe:
- za povezivanje komponenata
- kao elektrode debeloslojnih kondenzatora
- kao kontakti otpornika i ostalih komponenata
- kao kontakti izvoda (pinova) integriranih sklopova
Rs 0,01 do 0,05 
legure: platina - zlato; - srebro
paladij - zlato; - srebro
srebro - zlato; - paladij
MODUL 1/3od 3
19
2.3.4. Dielektrici, izolatori i kondenzatori
(paste s dodatkom barijevog titanata)
donja vodljiva staza
izolator - staklo
gornja vodljiva staza
parazitni kapacitet
na križanju
vodova
MODUL 1/3od 3
20
Usporedba karakteristika debelog i tankog filma:
slojni otpor Rs(/)
apsolutna vrijednost
otpora (R)
apsolutna tolerancija
relativna tolerancija
TCR 10-6/K
TCR 10-6/K
stabilnost otpornika pod
opterećenjem
širina vodljivih linija
debljina depozita
debeli film
tanki film
10  do 1M 
20  do 200 
0,5  do 100 G 10  do 1 M
 1%
 0,2%
50 do 100
10 do 300
0,1 do 1%
 0,5%
 0,01%
5 do 25
0,5 do 5
0,05 do 0,1%
 250m
10 do 20m
 50m
1 do 10m
MODUL 1/3od 3
21