Transcript ワイドダイナミックレンジアンプの開発 - Open-It

ワイドダイナミックレンジアンプの開発
片寄祐作
池田博一
田中真伸
横浜国大・工
JAXA/ISAS
KEK
1. 研究の背景
2. 0.5μmCMOSプロセスによる
ASIC開発
3. 0.25μmCMOSプロセスによる
ASIC開発
4. まとめ
2010年 7月 １日オープンソースコンソーシアム ワークショップ ＠KEK
研究の背景
-GeVからTeV領域の高エネルギー宇宙線観測実験-
最近の実験と検出器の例
BESS
Fermi LAT
20GeV ～ 1TeV
ATIC
< 数十TeV
CREAM
10GeV ～ 100TeV
CALET
1GeV- 1000TeV
● ATIC
BGO + PMT(Anode+Dynodes) + ASIC
( BGO 22X0 、10MeV – 20TeV )
● CREAM
TRD, Tungsten-Scintillating fiber
+ HPD+VA32HDR2
（1fC以下 – 15000fC）
● Fermi LAT
CsI(Tl) + Dual PIN PD + ASIC
（W:1.5X0+CsI:8.6X0、5桁の読み出し）
● CALET
PbWO4 + PD,APD + Hybird IC
（ W:3X0+PbWO4:27X0、0.5 ～106粒子)
ワイドダイナミックレンジアンプＡＳＩＣ開発
要求性能
4桁のダイナミックレンジでの測定
１ｆＣ以下から数十pC
低消費電力、多チャンネル、放射線耐性
● 0.5μmCMOSプロセスによるASIC開発
2008年 「ASICデザイン講習および製作実習」に参加
KEK ASICライブラリー（FE2006）を使用。
● 0.25μmCMOSプロセスによるASIC開発
2009年9月～
OPEN-IP(JAXA 、池田氏)を使用
0.5μmCMOSプロトタイプＡＳＩＣのブロック図
時定数：500nsec
時定数：1μsec～10μsec
カットオフ周波数：30MHz
電源電圧：±2.5Ｖ
積分用コンデンサの容量:12ｐF
PZC：High gain ×8, Low-gain ×1/2
LPF: 多重帰還型ローパスフィルター
１ｃｈ分の回路構成
Charge amp.
PZC(Low gain)
PZC(High gain)
LPF(Low gain) Buffer
LPF(Low gain) Buffer
ライブラリー FE2006
シミュレーションによって決定した回路図。
各パートのボックスはKEKで開発された回路で
CMOSとコンデンサ、抵抗で構成されている。
回路周りのCMOS、抵抗はバイアス電源。
0．5μｍＣＭＯＳプロセスによる試作回路
ＴＳＭＣ社 0.5μmCMOS
性能評価：リニアリティ
正入力
負入力
約1300fC(<5%)
High gain
約26000fC(<5%)
Low gain
High gain
約700fC(<5%)
Low gain
約8600fC(<5%)
16倍
性能評価
ノイズスロープ
宇宙線ミュー粒子測定
CsI(Tl)+Si PIN-PD
(18×18mm2)
Peak=7.8 fC
FWHM[fC]=
3.2×10-4[fC/pF]×C + 0.27[fC]
まとめ
0.5μmCMOSプロセスにより光センサーに用い
るワイドダイナミックレンジなASICを開発した。
KEK ライブラリー FE2006を使用。
性能
●最大レンジ：約26pC
●消費電力：28.6mW(+2.5V)、37.7mW(-2.5V)
●ノイズレベル： ～０．3ｆＣ＠100pF
0.25μmCMOS ワイドレンジアンプASICのブロック図
・ASICの微細化→ 低消費電力、 TID対策
・多チャンネル化
・ADCの実装
・ゲイン切り替え
回路デザイン：Charge amp.
OPEN-IP（JAXA）
Shaper回路部分
直流帰還調整電圧入力
回路デザイン：Shaping amp.
PZC
回路デザイン：Charge amp. +Shaping amp.
Charge amp.
Sharping amp.
Capacitor部分
C:4pF +4pF(SW)+8pF(SW)
共通回路
PZC
1pF
amp.
漏れ電流補償回路
4pF
16pF
Registor部分
64pF
回路デザイン：Shaping amp.+ADC
COMMON内部
Shaping amp.
ADC
ウィルキンソン（Wilkinson）型ADC
スイッチ信号
ADC出力
ランプ電圧
（パルス幅）
（コンパレータ入
シェーパーアウト信号
SPICEによるWDAMPの性能評価
リニアリティー
Lowest-gain
LG0,LG1:on
Vth=100mV
コーナー条件：TT
Digital control inputs
Highest-gain
LG0,LG1:off
Vth=100mV
コーナー条件：TT
デジタル制御
制御レジスタ：CONTROL_CCR 、 CONTROL_LCR
コントロール用外部入力と関係した出力信号
INPUT
RESTORE1 : Preamp. レストア 信号
RESTORE2 : Shaping amp. レストア信号
HOLDB ： Shaping amp. out ホールド信号
INITB : 制御レジスタ リセット信号
DIN : 制御レジスタデータ
WCK : レジスタ書き込み用クロック
WR
: レジスタ書き込み許可信号
SELCK : レジスタセレクト信号用クロック
SELIN : レジスタセレクト信号
OUTPUT
DOUT : レジスタデータ出力
SELOUT : -> SELIN
WIDTH0-3 : ADC出力
MONOUT : preamp. out(MONOUT0)/shaping amp. out(MONOUT1)
AOUT : ホールド出力
回路デザイン 全体図
Analog monitor out
Digital control inputs.
ADC 出力 16ch
=4ch/amp.×4amps
入力 4ch
0.25μmCMOSプロセスによるレイアウト図
Analog部
Digital部
Bias電源回路
+register
CSA+S.A.+ADC
+register
ADC 出力 16ch
入力 4ch
空きエリア
VSS
シリコンアーティスト
テクノロジー社
電源ライン
Analog部
Digital部
まとめ
宇宙線カロリメータに使用する ワイドダイナミッ
クレンジアンプの開発を行っている。
・ 0.5μmCMOSプロセスのASICを開発し、
性能を評価した。
[KEK ライブラリー使用]
・ 0.25μmCMOSプロセスによるASIC開発中
[JAXA Open-IPを使用]
レイアウト図まで完成。