Transcript Slide 1

Los dispositivos para conversión de datos son los
componentes de interfaz entre las señales continuas
en el tiempo que representan los parámetros de los
fenómenos físicos y su equivalente digital discreto en
el tiempo.
Un sistema de adquisición de datos típicamente está
conformado por un multiplexor (MUX), un
amplificador o esquema de acondicionamiento de
señal, un dispositivo de muestreo y retención (S/H) y
un conversor análogo-digital (ADC). No todos los
bloques son necesarios y el orden en la cadena puede
cambiar dependiendo de los requerimientos
específicos.
El objetivo del sistema de adquisición es entregar a
un sistema de procesamiento digital (DSP)
información codificada que represente el valor de la
magnitud o las magnitudes análogas objeto de
medición.
– Así por ejemplo, en el caso de que solo se requiera
medir una variable, el MUX no sería necesario.
– Si se usa un ADC tipo integrador, no sería deseable
tener un dispositivo S/H.
– Si las señales de entrada son de muy bajo nivel y/o
diferente
naturaleza,
el
esquema
de
acondicionamiento de señal estaría en las entradas
del MUX.
Un sistema de distribución de datos está conformado
por un conversor digital-análogo (DAC), un filtro y
por dispositivos de muestreo y retención. Al igual que
en el de adquisición, no todos los componentes son
indispensables y el orden en la cadena puede variar.
Es una práctica común el compartir los componentes
de los sistemas de adquisición de datos entre
múltiples canales por cuestión de eficiencia.
Un multiplexor análogo (AMUX) es un circuito
utilizado principalmente para compartir en el tiempo
un sistema de adquisición de datos para entrada a un
computador, entre múltiples señales de entrada.
Este dispositivo selecciona una de las entradas
disponibles de acuerdo con un código digital, y la
coloca en su única salida.
Un AMUX consiste de un arreglo de switches unidos
por su salida. Estos dispositivos son bidireccionales y
permiten el paso de una señal en cualquier dirección.
La lógica de control es normalmente diseñada para
abrir los switches mas rápido de lo que los cierra,
para evitar conexiones entre los canales de entrada;
siempre habrá solo un switch cerrado a la vez.
Históricamente se han usado AMUX construidos con
dispositivos mecánicos (Reed Relays), los cuales
introducen errores muy pequeños en la medición,
pero con la desventaja de que su velocidad de
conmutación es muy baja (200 Hz).
La técnica del capacitor conmutado permite la
transferencia de voltajes diferenciales entre los
circuitos de entrada y salida logrando también el
aislamiento entre ellos y un alto rechazo de modo
común.
La velocidad y los requerimientos funcionales de los
sistemas de adquisición de datos actuales han
desplazado
completamente
los
dispositivos
mecánicos, reemplazándolos por switches de estado
sólido.
Pueden conseguirse switches de estado sólido con
capacitor conmutado, pero con mucha menor
capacidad de aislamiento.
Colocando un dispositivo de alta impedancia de
entrada en la salida del AMUX se elimina cualquier
error debido a divisores de tensión consecuencia de
la resistencia ON del switch.
Los dispositivos de muestreo y retención (S/H) proveen
una función de memoria de señales análogas para uso en
sistemas de muestreo de datos.
El dispositivo mostrado presenta una impedancia de
entrada elevada. La realimentación de la salida a la
entrada minimiza el error de transferencia de la señal
cuando el dispositivo está en modo seguimiento (muestreo
o tracking).
Los diodos aseguran que el circuito permanece estable
durante el modo retención, cuando el switch se abre. Los
diodos mantienen la realimentación del buffer de entrada,
no dejando que su salida se sature por la pérdida de la
realimentación.
La adquisición simultánea de datos es requerida en
muchas aplicaciones en las que múltiples canales de
sensores deben ser capturados en el mismo instante de
tiempo.
Para lograr un sistema confiable es necesario aparear los
dispositivos de muestreo y retención en ancho de banda
y tiempo de apertura.
Las relaciones de tiempo se conservan a pesar
de que la conversión de los datos es realizada
en forma secuencial por el conversor A/D.
Una de las aplicaciones típicas de esta topología es el
muestreo de señales de voltaje y corriente en sistemas
mono o polifásicos; se requiere el muestreo simultáneo
para evitar errores en el cálculo de los ángulos de fase
entre voltajes y corrientes y en todos los cálculos que de
ello se derivan (potencias activa y reactiva, factor de
potencia, etc).
CONVERTIDORES
Los conversores D/A permiten que a partir de señales
digitales discretas en tiempo se puedan reconstruir
señales análogas continuas en tiempo. Se usan como
interfaces de sistemas digitales para el manejo de
displays, actuadores y síntesis de señales.
CONVERTIDORES
Un conversor A/D puede ser entendido como un
potenciómetro
controlado
digitalmente,
que
suministra un voltaje o una corriente normalizada a
un valor de referencia de escala plena. Una forma
descriptiva de indicar la relación entre las cantidades
análogas y digitales es la representación gráfica.
El DAC de resistencias ponderadas presenta
simplicidad para el análisis y un bajo número de
componentes. Se trata de un diseño temprano, muy
usado cuando el DAC era montado con componentes
discretos.
La principal limitación radica en los diferentes
valores de resistencia requeridos.
Por ejemplo, para un conversor de 12 bits, la relación
entre la resistencia más grande y la más pequeña es
de 4096 a 1 (4M a 1k).
Los DAC con salida de corriente ofrecen velocidades
mayores, dado que ahorran el tiempo de
establecimiento del conversor corriente-voltaje
implementado con amplificador operacional. Esto
hace posible conversores ultrarápidos, con tiempos de
establecimiento dinámicos de 5 ns al 2% FS y
frecuencias de actualización de 125 MHz.
Los microcontroladores recientes, como el procesador
Intel 8096 incluyen salidas digital - analógica serial
en forma de modulación de ancho de pulso (PWM).
Es un método eficiente para control de motores en
aplicaciones de automatización. Además, una señal
PWM puede ser interpolada para formar una señal
análoga continua mediante la utilización de filtros
paso bajo.
Una forma de onda PWM consiste de una secuencia
de pulsos cuyo ancho es proporcional a la amplitud de
la señal en los instantes de muestreo. Esta onda con
ciclo de trabajo variable es lograda conmutando un
flip-flop S-R cuando un contador que se incrementa
con los pulsos del reloj, iguala su contenido con el
registro de los datos.
ADC
La conversión de señales análogas continuas en el
tiempo a señales digitales discretas en el tiempo, es
fundamental para obtener un conjunto representativo
de números que puedan ser usados por un sistema
digital de procesamiento. Las tres funciones
involucradas en el proceso (muestreo, cuantización y
codificación) son implementadas por todos los
conversores A/D.
En la práctica una conversión es desarrollada cada
período T, que es el inverso de la frecuencia de
muestreo fs. En este período, un valor numérico
derivado de los niveles de cuantización del conversor
es trasladado a un código de salida apropiado. La
relación entrada - salida de un conversor ideal y su
error de cuantización se muestran en la figura.
Cualquier conversor A/D se encarga de discretizar
una señal continua tanto en amplitud como en tiempo.
Al proceso de discretización de la amplitud se conoce
como cuantización, mientras que al proceso de
discretización en el tiempo se le llama muestreo.
Se muestra una señal análoga x(t) y su contenido
frecuencia X(jw). La señal P(t) representa el proceso
de captura y mantenimiento de valores de x(t) para
propósitos de conversión. El resultado del muestreo
de la señal x(t) a intervalos fijos de tiempo (Ts) es
representado por x*(t). Son estos los valores que
recibe el sistema digital después de ser convertidos en
códigos digitales.
El espectro de frecuencias de x*(t) es X*(jw). Puede
observarse que el espectro de la señal original es
replicado en los múltiplos enteros de la frecuencia
Ws. Para realizar la recuperación de la señal original,
el sistema digital debe filtrar solo una de las múltiples
réplicas del espectro y realizar la transformada
inversa de Fourier.
La figura muestra una disminución en la frecuencia
de muestreo (o un incremento del ancho de banda de
la señal x(t)), que ocasiona un traslapé de las réplicas
del espectro en la señal X*(jw). En esta situación es
imposible recuperar la señal original.
A este fenómeno se le denomina “aliasing” y puede
ser la causa de serios problemas en el procesamiento
digital de las señales. Puede evitarse aumentando la
frecuencia de muestreo y garantizando que la señal a
convertir está limitada en frecuencias.
El teorema de Nyquist establece que la frecuencia de
muestreo debe ser al menos el doble de la
componente frecuencial más alta presente en la señal
a digitalizar. El filtro pasabajos “antialias” debe tener
una frecuencia de corte inferior a la mitad de la
frecuencia de muestreo.
El error de cuantización es un ruido inevitable e
irreductible sumado a la señal de salida del conversor
A/D. Los diferentes tipos de conversores A/D pueden
ser clasificados en dos grupos según el método con el
que realizan la conversión: por integración o por
comparación.
Se muestra el principio básico de operación de un
conversor A/D por comparación. El conversor de rampa
digital no está disponible comercialmente, pero facilita la
comprensión de los conceptos involucrados. La
conversión es iniciada por un pulso en la entrada SOC
(Start Of Conversion o Inicio de Conversión), el cual
inicializa el contador y habilita la entrada de pulsos del
reloj al mismo.
Al inicializarse el contador, la salida del DAC toma su
valor mínimo. Si se supone que el voltaje de entrada
(Vin) toma un valor dentro del rango de salida del DAC,
la salida del comparador será baja. Con cada pulso de
reloj que llega al contador, su código de salida digital se
incrementa, ocasionando un aumento en el voltaje de
salida del DAC.
Cuando este voltaje supera al voltaje Vin, la salida del
comparador pasa a alto, “seteando” el flip-flop. La salida
Q del flip-flop toma el nombre EOC (End Of Conversion
o Fin de Conversión) mientras que la salida /Q inhabilita
la entrada de sucesivos pulsos al contador. El dato en la
salida del contador es la representación digital del voltaje
de entrada Vin en algún código predefinido.
El conversor de rampa digital mostrado tiene varias
deficiencias. La principal de ellas es que el tiempo de
conversión no es fijo; es dependiente del voltaje de
entrada. El máximo tiempo de conversión será de 2n
ciclos del reloj. La exactitud depende de las
características del comparador, del DAC y de la
estabilidad del voltaje de referencia de este último (no
mostrado).
El conversor tipo seguimiento o rastreo tiene el mismo
principio de operación de un conversor de rampa digital,
con la única diferencia de que el proceso de conversión
nunca se detiene. La salida del comparador controla la
entrada Up/Down del contador, de modo que cuando la
salida del DAC supera al voltaje de entrada, el pulso de
reloj siguiente ocasionará el decremento del contador y la
consecuente disminución del voltaje de salida del DAC.
La técnica de las aproximaciones sucesivas es la
más ampliamente usada para entrada a sistemas
de cómputo, principalmente debido a que su
tiempo de conversión es constante e
independiente de la amplitud de la señal.
Este conversor realimentado opera comparando el
voltaje de salida del DAC interno con la señal de
entrada. La salida del comparador es aplicada a un
bloque lógico (al que también se denomina registro de
aproximaciones sucesivas o SAR) que se encarga de
colocar los valores a la entrada del DAC. Para
minimizar el tiempo de conversión, cada bit del código
digital de salida es probado secuencialmente,
comenzando por el más significativo.
A manera de ejemplo se muestra el diagrama de
estados del bloque de lógica de aproximaciones
sucesivas de un conversor A/D de 3 bits.
El primer código digital aplicado al DAC es 100. Con
este código, el DAC producirá un voltaje en su salida
de 0.5 Vref . Si este voltaje es superior al voltaje de
entrada, el MSB es puesto a cero nuevamente y se
ensaya con el segundo bit. Si por el contrario, el voltaje
del DAC es inferior al de la señal de entrada, el MSB
permanecerá en uno y se procederá a ensayar el
segundo bit. La conversión termina cuando se hayan
probado los n bits del registro de aproximaciones
sucesivas.
Este método de conversión es el más veloz y sencillo en
cuanto a su principio de operación. El voltaje de
referencia es aplicado a un divisor de tensión
conformado por múltiples resistencias del mismo valor.
El voltaje de entrada Vin es comparado con cada uno de
los voltajes que aparecen en los nodos del divisor de
tensión. Las salidas de los comparadores son llevadas a
un bloque combinacional para codificación.
Debe observarse que el código que aparece a la salida de
los comparadores corresponde al progresivo Johnson.
Este código solo permite obtener (n+1) palabras de
código con n bits. Ello significa que para lograr 256
palabras de código (un ADC de 8 bits), se requieren 255
bits, es decir, 255 comparadores. Lo anterior hace que
solo estén disponibles comercialmente conversores
paralelo de 8 a 10 bits y que su costo sea elevado.
Dispositivos de 6 bits pueden operar a 125
MHz y dispositivos con mayor resolución a
frecuencias menores.