Transcript Verstärker
DC Vout R1 Vin R1 R2 Vin R2 Vout R1 AC I ( s) sCU (s) uout (t ) (b1D 1) AuG (t ) 2 a2 D a1D 1 Ω Ohne RK RK AF FF AOL1 AOL 2 1 AOL 2 RK 2 1 Ausgewählte Themen des analogen Schaltungsentwurfs 0.5 ( 1 T z ) 2 T 1 Testschaltungen für Feedbackanalyse Messpunkt - blau Kurzschluss Testquelle - rot AOL1 – Gain am Eingangsnetz AOL2 – aktive Verstärkung AF RK FF AOL1 AOL 2 1 AOL 2 RK FF T - Schleifenverstärkung Ausgewählte Themen des analogen Schaltungsentwurfs AF FF AOL 1 AOL 2 1 T 2 Ausgangswiderstand R=? Kurzschluss R0 – Ausgangsimpedanz ohne Verstärkung offene Leitung Kurzschluss TOC Schleifenverstärkungen Ausgewählte Themen des analogen Schaltungsentwurfs TSC ROUT R0 1 TSC 1 TOC 3 Linearer Spannung-Strom Wandler Leerlaufverstärkung 1 Aol1 T gm R GOL 1 gm GOL 1 T G Schleifenverstärkung bei offenen Knoten Widerstand ohne Verstärkung Leerlaufverstärkung 2 Aol2 G Schleifenverstärkung bei kurzgeschlossenen Knoten Schleifenverstärkung T gm 1 1 gm R R Rout D rds R Rout Rout Ausgewählte Themen des analogen Schaltungsentwurfs TSC g m R 1 TSC D 1 TOC TOC 0 Rout R rds (1 gm R) 4 „Common-Source“ Verstärker A gm Rd CIN Cg C f (1 gm Rd ) COUT Cd C f Rd||Rds Ausgang Cf Eingang Cd Rg Cg Ausgewählte Themen des analogen Schaltungsentwurfs 5 Millereffekt C LC Meter C U test C (1+A) C 1 I test CD U test LC Meter -A Uin Uout 1 TSC 1 1 U in Z 0 I test 1 TOL CD (1 A) Ausgewählte Themen des analogen Schaltungsentwurfs 6 Aufgabe Rin=? Cg Cg Transistor Cg CS Amplifier Z=? Ausgewählte Themen des analogen Schaltungsentwurfs SF Amplifier Z=? 7 Verstärker mit einem Eingang „Common Source“ Kaskade Ausgewählte Themen des analogen Schaltungsentwurfs CS mit Sourcefolger Kaskode 8 Verstärker mit einem Eingang Ausgewählte Themen des analogen Schaltungsentwurfs 9 Differentieller Verstärker Ausgewählte Themen des analogen Schaltungsentwurfs 10 Differentieller Verstärker Vdssat Dynamikbereich Ausgang Ausgewählte Themen des analogen Schaltungsentwurfs Dynamikbereich Eingang 11 „Common-Source“ Verstärker A gm Rd CIN Cg C f (1 gm Rd ) COUT Cd C f Rd||Rds Ausgang Cf Eingang Cd Rg Cg Ausgewählte Themen des analogen Schaltungsentwurfs 12 „Common-Source“ Verstärker DC Verstärkung Diese Kapazität wird durch Miller-Effekt verstärkt Uout gm R' dUin Nachteil: Verstärkung hängt vom Lastwiderstand ab R' d Rd || Rds Rd UOUT UIN Cd Wichtige Kapazitäten: Cd – Lastkapazität (groß), Cf – verstärkt durch Millereffekt Cf Rg Dominante Zeitkonstante Cg a1 Rg CIN R' d COUT a1 Rg Cg C f (1 gm R' d ) R' d (Cd C f ) Ausgewählte Themen des analogen Schaltungsentwurfs 13 Sourcefolger Cgs Kapazität zwischen Gate und Source Cgd Kapazität zwischen Gate und Drain Cs Summe aller Kapazitäten zwischen Source und Masse Eingang UIN Ausgang UOUT Eingang + Cgs - Ausgang Cs Rg Rs‘ = Rs||Rds Rs Rg Ausgewählte Themen des analogen Schaltungsentwurfs Cgd gm UGS 14 Sourcefolger - Zeitkonstanten Cs C gs C gs 1 Rs Rg C gd ' ' 1 g m Rs 1 g m Rs ' Dominante Zeitkonstante R' S Rs || Rds ' Cgd Eingang U OUT Rs g m U IN U IN ' 1 Rs g m DC Verstärkung UIN Ausgang Diese Kapazitäten werden durch die Wirkung des Transistors stark gedämpft UOUT Cgs Cs Rg Der Generator Ig „sieht“ die große Lastkapazität Cs nicht Rs Ausgewählte Themen des analogen Schaltungsentwurfs 15 Kaskade von 2 „common–sorce“ Verstärkern Rd2 Rd1 Eingang UOUT Ausgang UIN Rg1 Ausgewählte Themen des analogen Schaltungsentwurfs 16 Kaskade von 2 CS DC Verstärkung Wichtige Kapazitäten: Cf1, Cf2 – Millereffekt, Cd2 - Lastkapazität U out g m1Rd1 g m2 Rd 2Uin Rg1 Cg1 C f 1 (1 g m1Rd 1 ) Rd 1 (Cd 1 C f 1 ) Rd 1 Cg 2 C f 2 (1 g m 2 Rd 2 ) Rd 2 (Cd 2 C f 2 ) Rd2 Rd1 Dominante Zeitkonstante Cd2 UOUT DC Verstärkung ist Produkt von Verstärkungen einzelner Stufen U out g m1Rd1 g m2 Rd 2Uin Cf2 Cf1 Die Zeitkonstante ist Summe von der Zeitkonstanten einzelner Stufen UIN Rg1 Rg1 Cg1 C f 1 (1 g m1Rd 1 ) Rd 1 (Cd 1 C f 1 ) Rd 1 Cg 2 C f 2 (1 g m 2 Rd 2 ) Rd 2 (Cd 2 C f 2 ) Ausgewählte Themen des analogen Schaltungsentwurfs 17 Kaskade von CS und Source-Folger Rd1 Ausgang Eingang UOUT UIN Rg1 Rs2 Ausgewählte Themen des analogen Schaltungsentwurfs 18 Kaskade von CS und Source-Folger DC Verstärkung U out gm2 R' s 2 g m1Rd1 U in g m1Rd1 ' 1 gm2 R s 2 Kleine Kapazitäten Dominante Zeitkonstante Rd 1 (Cd 1 C f 1 C gd 2 Cgd2 Millereffekt R's2 Rd1 1 gm2 R's2 ) C gs 2 Cs 2 1 gm2 R's2 UOUT Cd1 UIN C gs 2 Ausgang Cf1 Eingang Rg1 C g1 C f 1 (1 g m1 Rd 1 ) Cgs2 Cs2 Die Lastkapazität wird gedämpft, der Generator „sieht“ die Kapazität nicht Rg1 Rs‘2 Ausgewählte Themen des analogen Schaltungsentwurfs DC Verstärkung wie beim common-source Verstärker – aber sie hängt vom Lastwiderstand Rs2 nicht ab. Gut für die Ausgangsverstärker 19 Kaskade von CS und Source-Folger vs Kaskade von 2 CS Cs+sf gm2 R' s 2 g m1Rd1 U in g m1Rd1 ' 1 gm2 R s 2 U out kleiner Rg1 C g1 C f 1 (1 g m1 Rd 1 ) 2 cs Rd 1 (Cd 1 C f 1 C gd 2 U out g m1Rd1 g m2 Rd 2Uin R's2 Rg1 Cg1 C f 1 (1 g m1Rd 1 ) Rd 1 (Cd 1 C f 1 ) C gs 2 1 gm2 R's2 ) C gs 2 Cs 2 1 gm2 R's2 Rd 1 Cg 2 C f 2 (1 g m 2 Rd 2 ) Rd 2 (Cd 2 C f 2 ) 1 / g m2 Rd 2 U out g m1Rd1U in Rg1 C g1 C f 1 (1 g m1 Rd 1 ) Rd 1 (Cd 1 C f 1 ) Rd 1 C g 2 2C f 2 Ausgewählte Themen des analogen Schaltungsentwurfs (Cd 2 C f 2 ) gm2 20 Kaskode Rc1 Rc1 UOUT UOUT Ausgang Cd2 Source und Bulk sind getrennt Cs2 Cf1 UIN Eingang UIN Cd1 Cg1 Rg1 Rg1 Ausgewählte Themen des analogen Schaltungsentwurfs 21 Kaskode DC Verstärkung Cd2 Rc2 UOUT Dominante Zeitkonstante Ausgang U out g m1Rc 2U in Rg1 C g1 C f 1 (1 g m1 R*d 1 ) R*d 1 (Cd 1 C f 1 C gs 2 ) Rc 2Cd 2 Schwaches Millereffekt Ab hier „sieht“ der common source Verstärker nur noch den kleinen Widerstand R*d1 ≈ 1/gm2. Das mildert Millereffekt und macht die Kaskode schneller als „common cource“. UIN Rg1 Ausgewählte Themen des analogen Schaltungsentwurfs 22 Verstärker Rout Rout Rout1 Rout 2 Rout1 Cf Cout Rout 2 Rg „Common Source“ V τ g m Rout Rg gm Rout C f Kaskade g m1Rout1 g m2 Rout 2 Rg gm1Rout1C f 1 Rout1gm2 Rout 2C f 2 Ausgewählte Themen des analogen Schaltungsentwurfs CS mit Sourcefolger gm1Rout1 Rg gm1Rout1C f Kaskode g m1Rout Rout Cout 23 Verstärker mit einem Eingang Ausgewählte Themen des analogen Schaltungsentwurfs 24 AC Analyse eines Verstärkers mit RK AOL ( D) AF ( D) 1 T ( D) Signaldämpfung am Eingang U out AOL1 AOL 2 AF U in 1 T Aktive Verstärkung AOL 0 ( z D 1) AOL ( D) 1 2 D2 1 2 D 1 * Rückkopplung T ( D) T0 ( z D 1) 1 2 D 2 1 2 D 1 Annahme: System zweiter Ordnung Ausgewählte Themen des analogen Schaltungsentwurfs 25 Testschaltungen für Feedbackanalyse Messpunkt - blau Kurzschluss Testquelle - rot AOL1 – Gain am Eingangsnetz AOL2 – aktive Verstärkung AF RK FF AOL1 AOL 2 1 AOL 2 RK FF T - Schleifenverstärkung Ausgewählte Themen des analogen Schaltungsentwurfs AF FF AOL 1 AOL 2 1 T 26 AC Analyse eines Verstärkers mit RK AOL ( D) AF ( D) 1 T ( D) A z D 1 AF ( D) OL 0 1 T0 1 2 D 2 1 2 zT0 D 1 1 T0 1 T0 * Ausgewählte Themen des analogen Schaltungsentwurfs 27 Transistorschaltplan Feedback Rf Rd UOUT Cf Sensor- Kleinsignalmodell UIN Cd Rg Cg Verstärker Ausgewählte Themen des analogen Schaltungsentwurfs 28 Analyse eines Systems mit RK Xs Xi Xi* Passives Netzwerk Passives Netzwerk Feedback Rf Cf Ausgang Eingang + UIN Rg U*IN Cd Rd Cg - gm UIN Ausgewählte Themen des analogen Schaltungsentwurfs 29 Der Schnittpunkt Rf Der Schnittpunkt befindet sich nach der Gatekapazität! Es wird nur schwer mit SPICE simuliert. Rd UOUT Cf UIN Cd Rg Cg Ausgewählte Themen des analogen Schaltungsentwurfs 30 Schleifenverstärkung Xi Xi* Passives Netzwerk Passives Netzwerk Feedback Rf Cf + UIN Rg U*IN Cd Rd Cg - gm U*IN Ausgewählte Themen des analogen Schaltungsentwurfs 31 Schleifenverstärkung – Zeitkonstante a1 U T *IN U IN Minus Vorzeichen nicht vergessen, T0 muss positiv sein T T0 b1 D 1 a2 D 2 a1 D 1 R0 g Rg || (R f Rd ) R0 d Rd || (R f Rg ) a1 Cg R0 g Cd R0d C f R0 f Methode der Zeitkonstanten R0 f R f || (Rd Rg ) Die Schleifenverstärkung für niedrige Frequenzen, Leicht herzuleiten nur Strom/Spannungsteiler Rf T0 g m Cf + UIN Rg Cd Rd Rg Rd R f Rg Rd Cg - gm U*IN Ausgewählte Themen des analogen Schaltungsentwurfs 32 Zeitkonstanten – die Formel für a2 bn D n ... b1D 1 u, i uG n 2 an D ... a2 D a1D 1 CN Ci C1 a2 C1C2 R01R12 ... CnCn1R0 n1Rn1n C2 Ω Zur Messung von RN1 Ausgewählte Themen des analogen Schaltungsentwurfs 33 Schleifenverstärkung – Zeitkonstante a2 a2 Cg Cd R0 g R g d Cg C f R0 g R g f Cd C f R0d Rd f R0 g Rg || (R f Rd ) R0 d Rd || (R f Rg ) R0 f R f || (Rd Rg ) R g d Rd || R f Rf R g f R f || Rd Cf Rd f R f || Rg + UIN Rg Cd Rd Cg - gm U*IN Ausgewählte Themen des analogen Schaltungsentwurfs 34 Schleifenverstärkung – die endgültige Formel T T0 b1 D 1 a2 D 2 a1 D 1 a1 (R f Rd )Cg Rd Cd R f C f a2 R f Rd (Cg Cd Cg C f Cd C f ) b1 ? Rf Cf U(t) + UIN Rg Cd Rd Cg - gm U*IN Ausgewählte Themen des analogen Schaltungsentwurfs 35 Nullstelle IR(t)≠0 (a2 D a1D 1)uIN (t ) (b1D 1)uIN (t ) * 2 uIN (t ) ae D s* und (b1s* 1) 0 Rf s*t * I(t)=0 Cf UIN(t)=0 s 1 / b1 * 1 i (t ) * C Cs 1 Ri R (t ) * iR (t ) Cs U R Ri R (t ) U C Rf Cf I(t)=0 uIN(t)=0 ( RCs* 1)iR (t ) 0 + UIN Rg iR (t ) iC (t ) IC(t)≠0 uIN (t ) 0 gmuIN (t ) * UOUT(t)=0 Cd Rd ( RCs* 1) 0 Dan gilt es auch Cg - gm U*IN Ausgewählte Themen des analogen Schaltungsentwurfs Daher, es muss sein: RC b1 36 Leerlaufverstärkung für niedrige Frequenzen Xs Xi Xi* Xi Passives Netzwerk Passives Netzwerk Xi* Passives Netzwerk Passives Netzwerk Xs Signaldämpfung Feedback AOL DC Feedback (Rg || R f ) gm Rd || (R f Rg ) Leerlaufverstärkung DC Verstärkung DC 1 T0 R f Rf - Verstärkung mit RK (für niedrige Frequenzen) Rf + UIN Rg AF AOL U*IN Rd gm U*IN Ausgewählte Themen des analogen Schaltungsentwurfs Rg Rd gm U*IN 37 Verstärkung mit RK – die Formel AOL 1 AF ( D) 1 T0 1 2 D 2 1 2 zT0 D 1 1 T0 1 T0 Die Formel von Folie 20 Wir setzen die Zeitkonstanten ein: AF ( D) R f R f Rd (C g C f C g Cd C f Cd ) 1 g m Rd 2 1 0.5 ( 1 T z ) 2 T D2 2 2 1 g m Rd D 1 Die Bedingung für die schnelle und genaue Signalantwort (ohne Überschwinger) R f Rd (Cg C f Cg Cd C f Cd ) 0.5g m Rd R f C f Cf 1 Rd Cd ( R f Rd )C g ( R f g m Rd R f )C f Cg C f Cg Cd C f Cd 2 Der Feedbackkondensator macht die Schaltung „Stabil“. 0.5g m R f Gm soll groß sein So größer Rf ist desto stabiler Antwort Ausgewählte Themen des analogen Schaltungsentwurfs Solche Methode für Stabilisierung nennt man Pole Splitting 38 Widerstand als Last + + >Vth >Vth - - + <Vth - A B C A – Transistor sperrt Vout B – Transistor im Sättigung B – Transistor im linearen Bereich A B C Vin Ausgewählte Themen des analogen Schaltungsentwurfs 39 Widerstand als Last I dssat Vgs3 Ids LEsat I sat Vgs2 Vgs1 Vdssat Vds gm Cox W 2 L V Vth 2 gs dIdssat W Cox Vgs Vth dVgs L g V I ds m dssat 2 Vgs<Vt gm 2 I ds Vdssat Rds Esat L I ds Vdssat Vgs Vth I dssat Ausgewählte Themen des analogen Schaltungsentwurfs Cox W 2 L Vdssat 2 40 Stromquelle als Last Vout V TL Vin I Vmin VdssatL A g m RdsL A g m RdsL g mL 1 Vmin gm g mL RdsL g mL 2 I Ausgewählte Themen des analogen Schaltungsentwurfs 41 Widerstand als Last Vout V V TL R Vin I I Stromquelle als Last R V I A gm R gm V I A 1 Vmin gm g mL RdsL 2 I Widerstand als Last Ausgewählte Themen des analogen Schaltungsentwurfs 42 Stabilisierung Vout Vin=Vout Arbeitspunkt Vin Ausgewählte Themen des analogen Schaltungsentwurfs 43 Diode als Last Vout Vout=vdd Vin C W 2 I ds ox Vin Vth 2 In L In A: Diode als NMOS B: Diode als PMOS C W 2 I ds ox Vout Vth 2 L L L Vout Vth Vin Vth Cox In W / LIn Cox L W / LL Ausgewählte Themen des analogen Schaltungsentwurfs 44 Linearer Spannung-Strom Wandler I out Cox W 2 L Vin Vth 2 Versuchen wir die Kennlinie mithilfe einer Rückkopplung zu linearisieren Ausgewählte Themen des analogen Schaltungsentwurfs 45 Linearer Spannung-Strom Wandler Leerlaufverstärkung 1 Aol1 T gm R GOL 1 gm GOL 1 T G Schleifenverstärkung bei offenen Knoten Widerstand ohne Verstärkung Leerlaufverstärkung 2 Aol2 G Schleifenverstärkung bei kurzgeschlossenen Knoten Schleifenverstärkung T gm 1 1 gm R R Rout D rds R Rout Rout Ausgewählte Themen des analogen Schaltungsentwurfs TSC g m R 1 TSC D 1 TOC TOC 0 Rout R rds (1 gm R) 46 Stromspiegel U f 1 ( I ) I f (U ) IREF Biasspannung wird mit dem Spannungsteiler erzeugt. Der Biasstrom ist abhängig von Temperatur und Schwellespannung. Stromspiegel Der Biasstrom ist gut definiert Ausgewählte Themen des analogen Schaltungsentwurfs 47 Stromspiegel - Parameter Vmin Vdssat 2I gm Rout rds Esat L I I Cox W 2 L Cox Rout Ausgewählte Themen des analogen Schaltungsentwurfs L V Vth 2 gs W 2 Vdssat 2I Cox Esat W Vdssat 2 2 I 48 Stromspiegel mit Kaskode Vdssat Vdssat 2I gm casc Rout Rout 1 TSC rds g mcasc rdscasc D 1 TOC 2I g m casc Ausgewählte Themen des analogen Schaltungsentwurfs 49 Stromspiegel mit Kaskode Vdssat Vdssat 2I gm casc Rout rds gmcasc rdscasc 2I g m casc V0 min 2Vdssat Rout rds g m rds 4I gm Rout Esat L g m rds I Mit Kaskode Ohne Kaskode Rout V0 Cox EsatW V0 2 I 2 1 Cox EsatW V0 g m rds 4 2 I 2 Rout Ausgewählte Themen des analogen Schaltungsentwurfs 50 Stromspiegel mit Kaskode Vdssat DC Ströme sind nicht gleich Ausgewählte Themen des analogen Schaltungsentwurfs casc Vth DC Ströme sind gleich 51 Stromspiegel AC Parameter + C gs Cdb M C gd UIN - gm UIN rds UG I IN RIN rds || 1 / g m 1 / gm 1 1 U G ( D) I IN ( D) g m Cges / g m D 1 UG I IN I OUT ( D) MUG ( D) g m I IN ( D) Cges M 1Cgs Cdb Ausgewählte Themen des analogen Schaltungsentwurfs M Cges / gm D 1 52 Nullimpedanzen Tiefpass 1. Ordnung (Beispiel) + R1 du (t ) i (t ) C dt + + C1 uG = h(t) uC 2 (t ) 1 AuG (t ) a1 D 1 Ausgewählte Themen des analogen Schaltungsentwurfs 54 Tiefpass 1. Ordnung (Beispiel) + R1 + du (t ) i (t ) C dt + uC 2 () 1 C1 uG = h(t) DC uC 2 (t ) 1 AuG (t ) a1 D 1 0 1 uC 2 ( ) Au G () A 0 1 Ausgewählte Themen des analogen Schaltungsentwurfs uC 2 () 1 1 A 55 Tiefpass 1. Ordnung (Beispiel) + R1 I( s) sCU( s) + + du (t ) i (t ) C dt i(t ) CDu(t ) C1 uG = h(t) uC 2 (t ) 1 uG (t ) a1 D 1 s s* : a1s * 1 0, uC 2 (s*) 1 u C 2 ( s) uG ( s) a1s 1 Ausgewählte Themen des analogen Schaltungsentwurfs a1 1 / s * 56 Tiefpass 1. Ordnung (Beispiel) + Req(s*) = 0 R1 du (t ) i (t ) C dt i(t ) CDu(t ) I( s) sCU( s) + Ω C1 uG = h(t) uC 2 (t ) 1 uG (t ) a1 D 1 s s* : a1s * 1 0, uC 2 (s*) 1 u C 2 ( s) uG ( s) a1s 1 Ausgewählte Themen des analogen Schaltungsentwurfs a1 1 / s * 57 Tiefpass 1. Ordnung (Beispiel) Req(s*) = 0 R1 + Ω C1 Req ( s*) R1 1 0 s * C1 s * R1C1 1 0 s * C1 CG : s * R1C1 1 a1 R1C1 Ausgewählte Themen des analogen Schaltungsentwurfs uC 2 ( s) 1 AuG ( s) R1C1s 1 58 „Common-Source“ Verstärker Rd Ausgang Eingang Rg Ausgewählte Themen des analogen Schaltungsentwurfs 59 „Common-Source“ Verstärker Cg Summe aller Kapazitäten zwischen Gate und Source Cf Summe aller Kapazitäten zwischen Gate und Drain Cd Summe aller Kapazitäten zwischen Drain und Masse Rd Ausgang Cf Cf Eingang Eingang Cd Rg Cg Rds Ausgang + Cd Rd||Rds Cg Rg Ausgewählte Themen des analogen Schaltungsentwurfs - gm UIN 60 „Common-Source“ Verstärker Rd Cf Ausgang Eingang A=200 Cf, gm, Rd = ? Cd=1p Rds Response speed - Optimieren Cg=1p Rg=10K Ausgewählte Themen des analogen Schaltungsentwurfs 61 „Common-Source“ Verstärker uCg (t ) uC f (t ) uCd (t ) Rd Ausgang Cf Iin(t) Eingang Cd Rg Uout(t) Cg Ausgewählte Themen des analogen Schaltungsentwurfs 62 „Common-Source“ Verstärker (b1D 1) uout (t ) AuG (t ) 2 a2 D a1D 1 Rd Ausgang Cf Eingang Cd Rg Cg Ausgewählte Themen des analogen Schaltungsentwurfs 63 „Common-Source“ Verstärker (b1 0 1) uout () A 1 a2 0 a1 0 1 A gm Rd Rg Rd Ausgang Eingang Rg Ausgewählte Themen des analogen Schaltungsentwurfs 64 „Common-Source“ Verstärker uout (t ) Rg g m Rd (b1D 1) uG (t ) 2 a2 D a1D 1 Rd Ausgang Cf Eingang Cd Rg Cg Ausgewählte Themen des analogen Schaltungsentwurfs 65 „Common-Source“ Verstärker u out ( s) Rg g m Rd Rd Ausgang Cf (b1s 1) uG ( s) 2 a2 s a1s 1 s s* : b1s * 1 0, uout (s*) 0 Eingang Cd Rg Cg Ausgewählte Themen des analogen Schaltungsentwurfs 66 „Common-Source“ Verstärker u out ( s) Rg g m Rd Rd i1 Ausgang Cf s s* : b1s * 1 0, uout (s*) 0 i1 s* C f vin Eingang Cd Rg Cg (b1s 1) uG ( s) 2 a2 s a1s 1 uout (s*) 0 i1 gm vin gm s * C f , s* gm / C f b1 C f / gm Ausgewählte Themen des analogen Schaltungsentwurfs 67 „Common-Source“ Verstärker (1 u out ( s) Rg g m Rd Rd Ausgang Cf Cf 1) gm uG ( s) 2 a2 s a1s 1 s s* : a2 s *2 a1s * 1 0, uout (s*) Eingang Cd Rg Cg Ausgewählte Themen des analogen Schaltungsentwurfs 68 „Common-Source“ Verstärker (1 u out ( s) Rg g m Rd Gin (s) 0 Cf 1) gm uG ( s) 2 a2 s a1s 1 s s* : a2 s *2 a1s * 1 0, uout (s*) Cf Gin (s) 0 Eingang Cd Rg Cg Rd Gin Ausgewählte Themen des analogen Schaltungsentwurfs 1 s * Cg Geq ( s) 0 Rg 69 „Common-Source“ Verstärker Cf Zeq (s) Cd Rd Ausgewählte Themen des analogen Schaltungsentwurfs 70 „Common-Source“ Verstärker Cf Z eq ( s) Z eq0 Cd Rd 1 TSC 1 TOC Z eq0 1 / sC f Ausgewählte Themen des analogen Schaltungsentwurfs Rd 1 sRd Cd 71 „Common-Source“ Verstärker Z eq ( s) Z eq0 Z eq0 1 TSC 1 TOC 1 sRd (Cd C f ) Rd 1 sC f 1 sRd Cd sC f (1 sRd Cd ) Cf TOC g m Cd Z eq Rd Z eq Ausgewählte Themen des analogen Schaltungsentwurfs Rd , Tsc 0 1 sRd Cd 1 sRd (C f Cd ) 1 sRd Cd sC f (1 sRd Cd ) 1 sRd Cd g m Rd 1 sRd (C f Cd ) sC f (1 sRd Cd g m Rd ) 72 „Common-Source“ Verstärker 1 s * Cg Geq ( s*) 0 Rg Z eq 1 sRd (C f Cd ) 1 sRd Cd sC f (1 sRd Cd ) 1 sRd Cd g m Rd 1 s * Rg Cg Rg 1 s * Rg Cg Rg Rg Cg Geq (s*) 0 sC f (1 sRd Cd g m Rd ) 1 sRd (C f Cd ) 0 Geq s 2 Rg Rd (Cg C f Cg Cd C f Cd ) s(Rd (C f Cd ) Rg (C f (1 gm Rd ) Cg )) 1 0 Ausgewählte Themen des analogen Schaltungsentwurfs 73 „Common-Source“ Verstärker s 2 Rg Rd (Cg C f Cg Cd C f Cd ) s(Rd (C f Cd ) Rg (C f (1 gm Rd ) Cg )) 1 0 (1 u out ( s) Rg g m Rd Rd||Rds Cf 1) gm uG ( s) 2 a2 s a1s 1 Ausgang Cf Eingang g m Rd Rg (1 sC f / g m ) Cd Rg s 2 Rg Rd (Cg C f Cg Cd C f Cd ) s( Rd (C f Cd ) Rg (C f (1 g m Rd ) Cg )) 1 Cg Ausgewählte Themen des analogen Schaltungsentwurfs 74 Verstärkung mit RK – die Formel uout (s) g m Rd Rg (1 sC f / g m )i G (s) s 2 Rg Rd (Cg C f Cg Cd C f Cd ) s( Rd (C f Cd ) Rg (C f (1 g m Rd ) Cg )) 1 Ausgewählte Themen des analogen Schaltungsentwurfs 75 Verstärkung mit RK – die Formel g m Rd Rg (1 sC f / g m ) s 2 Rg Rd (Cg C f Cg Cd C f Cd ) s( Rd (C f Cd ) Rg (C f (1 g m Rd ) Cg )) 1 2 1 0.5 ( 1 T z ) 2 T Bedingung für schnelle Signalantwort ohne Überschwinger Rg Rd (Cg C f Cg Cd C f Cd ) 0.5g m Rg Rd C f 2 Cf 2 Cg C f Cg Cd C f Cd 0.5g m Rd Cf 2 2 (1 pF) 2 C f 100 fF 100 1 ~ gm Rd Rg C f 200ns Ausgewählte Themen des analogen Schaltungsentwurfs 2 ~ 0.5 200 ns 0.5ns 200 C f / gm 0.5ns 200s gm 76 Pole Splitting A(s) Rg g m Rd (1 C f / g m s) Rg Rd (Cg C f Cg Cd C f Cd )s 2 Rd Cd C f Rg Cg C f (1 g m Rd ) s 1 A( s) Rg g m Rd (1 z s) 1s 1 2 s 1 A(s) Rg g m Rd 1 Rg Rd Cg Cd s 2 Rd Cd Rg Cg s 1 A( s) Rg g m Rd 1 Rd Cd s 1Rg Cg s 1 Cf 0 Ausgewählte Themen des analogen Schaltungsentwurfs A(s) Rg g m Rd (1 C f / g m s) Rg Rd C *s 2 C f Rg g m Rd s 1 77 Pole Splitting A( s) Rg g m Rd 1 Rd Cd s 1Rg Cg s 1 p1 Rg Cg , p 2 Rd Cd A(s) Rg g m Rd (1 C f / g m s) Rg Rd C *s 2 C f Rg g m Rd s 1 1 Rg g m Rd C f , 2 Cd C f Cd Cg Cg C f g mC f Cf 1/ Rg gm Rg C f τp2 τp1 1/ Rg Cg 1/ Rd Cd Ausgewählte Themen des analogen Schaltungsentwurfs gm C g Cd 1/τ 78 Millereffekt C LC Meter C U test C (1+A) C 1 I test CD U test LC Meter -A Uin Uout 1 TSC 1 1 U in Z 0 I test 1 TOL CD (1 A) Ausgewählte Themen des analogen Schaltungsentwurfs 79 Beispiel (2) Jetzt ist die Schaltung in Ordnung (zwei unabhängige Kondensatoren) R1 C1 Rx U0h(t) R2 C2 Ausgewählte Themen des analogen Schaltungsentwurfs 80 Beispiel (2) Die Differentialgleichung hat die Form uC 2 R1 C1 b1D 1 uG 2 a2 D a1D 1 (1) Es gilt (nach der Formel von Folie 39 und 40): wir benutzten Rx = 0! Rx U0h(t) a1 R01C1 R0 2C2 R2 C2 a1 ( R1 || R2 )C1 ( R1 || R2 )C2 a2 R01R12C1C2 0 Lösung der Gleichung (1) uC 2 (t ) h(t )(Co1et / a1 Co2 ) a1 R01C1 R0 2C2 Finden wir Co1 und Co2… Ausgewählte Themen des analogen Schaltungsentwurfs 81 Anfangsbedingung (1) t = 0+ R1 C1 U0h(t) 1 / C2 D C1 uC 2 (0 ) U0 U0 1 / C2 D 1 / C1D C1 C2 Großer Strom ∞ R2 C2 ∞ Ausgewählte Themen des analogen Schaltungsentwurfs 82 Endzustand t=∞ uC 2 ( 0 ) R2 U0 R1 R2 R1 uC U0h(t) e t /((C1 C2 )( R1|| R2 )) R2 U0 R1 R2 R2 C1 U0 C1 C2 t Ausgewählte Themen des analogen Schaltungsentwurfs 83 Beispiel (2) Nur ein unabhängiger Kondensator! – fügen wir zusätzlichen Widerstand Rx. Es gilt: Rx -> 0!!! C1 R1 U0h(t) R2 C2 Ausgewählte Themen des analogen Schaltungsentwurfs 84 Beispiel (2) Jetzt ist die Schaltung in Ordnung (zwei unabhängige Kondensatoren) R1 C1 Rx U0h(t) R2 C2 Ausgewählte Themen des analogen Schaltungsentwurfs 85 Beispiel (2) Die Differentialgleichung hat die Form uC 2 R1 C1 b1D 1 uG 2 a2 D a1D 1 (1) Es gilt (nach der Formel von Folie 39 und 40): wir benutzten Rx = 0! Rx U0h(t) a1 R01C1 R0 2C2 R2 C2 a1 ( R1 || R2 )C1 ( R1 || R2 )C2 a2 R01R12C1C2 0 Lösung der Gleichung (1) uC 2 (t ) h(t )(Co1et / a1 Co2 ) a1 R01C1 R0 2C2 Finden wir Co1 und Co2… Ausgewählte Themen des analogen Schaltungsentwurfs 86 Anfangsbedingung (1) t = 0+ R1 C1 U0h(t) 1 / C2 D C1 uC 2 (0 ) U0 U0 1 / C2 D 1 / C1D C1 C2 Großer Strom ∞ R2 C2 ∞ Ausgewählte Themen des analogen Schaltungsentwurfs 87 Endzustand t=∞ uC 2 ( 0 ) R2 U0 R1 R2 R1 uC U0h(t) e t /((C1 C2 )( R1|| R2 )) R2 U0 R1 R2 R2 C1 U0 C1 C2 t Ausgewählte Themen des analogen Schaltungsentwurfs 88