Transcript Capítulo 09
Eletrônica Digital
prof. Victory Fernandes
www.tkssoftware.com/victory
Referências
Floyd Capítulo 14 pagina 800 Tocci Referências da internet
Nomenclatura
1. Standart prefix Texas instruments SN National Semiconductors DM Signetics S (…) 2. Temperature Range 54 – Military 74 – Commercial
Nomenclatura
3. Family
Blank – Transistor-Transistor Logic
ABT – Advanced BiCMOS Technology ABTE – Advanced BiCMOS Technology/Enhanced Transceiver Logic AC/ACT – Advanced CMOS Logic AHC/AHCT – Advanced High-Speed CMOS Logic ALB – Advanced Low-Voltage BiCMOS ALS – Advanced Low-Power Schottky Logic ALVC – Advanced Low-Voltage CMOS Technology
AS – Advanced Schottky Logic
AVC – Advanced Very Low-Voltage CMOS Logic BCT – BiCMOS Bus-Interface Technology
Nomenclatura
3. Family CBT – Crossbar Technology CBTLV – Low-Voltage Crossbar Technology F – F Logic FB – Backplane Transceiver Logic/Futurebus+ GTL – Gunning Transceiver Logic HC/HCT – High-Speed CMOS Logic HSTL – High-Speed Transceiver Logic
LS – Low-Power Schottky Logic
LV – Low-Voltage CMOS Technology LVC – Low-Voltage CMOS Technology LVT – Low-Voltage BiCMOS Technology
Nomenclatura
3. Family
S – Schottky Logic
SSTL – Stub Series-Terminated Logic TVC – Translation Voltage Clamp Logic
Nomenclatura
4. Special Features Blank = No Special Features D – Level-Shifting Diode (CBTD) H – Bus Hold (ALVCH) R – Damping Resistor on Inputs/Outputs (LVCR) S – Schottky Clamping Diode (CBTS)
Nomenclatura
5. Bit Width Blank = Gates, MSI, and Octals 1G – Single Gate 8 – Octal IEEE 1149.1 (JTAG) 16 – WidebusE (16, 18, and 20 bit) 18 – Widebus IEEE 1149.1 (JTAG) 32 – Widebus+E (32 and 36 bit)
Nomenclatura
6. Options Blank = No Options 2 – Series-Damping Resistor on Outputs 4 – Level Shifter 25 – 25-W Line Driver
Nomenclatura
7. Function 244 – Noninverting Buffer/Driver 374 – D-Type Flip-Flop 573 – D-Type Transparent Latch 640 – Inverting Transceiver
Nomenclatura
8. Device Revision Blank = No Revision Letter Designator A –Z
Nomenclatura
9. Package D, DW – Small-Outline Integrated Circuit (SOIC) DB, DL – Shrink Small-Outline Package (SSOP) DBB, DGV – Thin Very Small-Outline Package (TVSOP) DBQ – Quarter-Size Outline Package (QSOP) DBV, DCK – Small-Outline Transistor Package (SOT) DGG, PW – Thin Shrink Small-Outline Package (TSSOP)
Nomenclatura
9. Package N, NP, NT – Plastic Dual-In-Line Package (PDIP) FN – Plastic Leaded Chip Carrier (PLCC) GKE, GKF – MicroStar BGAE Low-Profile Fine-Pitch Ball Grid Array (LFBGA) NS, PS – Small-Outline Package (SOP) PAG, PAH, PCA, PCB, PM, PN, PZ – Thin Quad Flatpack (TQFP) PH, PQ, RC – Quad Flatpack (QFP)
Encapsulamento
THT (Through Hole Technology); SIP (Single In-line Package) DIP (Dual In-Line Package) ZIP (Zig-Zag In-Line Package)
Encapsulamento DIP
Pinagem
Encapsulamento
SMT (Surface Mount Technology) SMD (Surface Mount Device) PGA (Pin Grid Array) SOIC (Small Outline Integrated Circuit) PLCC (Plastic Leadless Chip Carrier) LCCC (Leadless Ceramic Chip Carrier)
Níveis de integração
Referem se ao número de portas lógicas que o CI contém.
SSI
(
S
mall
S
cale
I
ntegration) Integração em pequena escala: São os CI com menos de 12 portas lógicas.
MSI
(
M
Integração em média escala: Corresponde aos CI que têm entre 12 a 99 portas lógicas edium
S
cale
I
ntegration )
LSI
(
L
arge
S
portas lógicas.
cale
I
ntegration) Integração em grande escala: Corresponde aos CI que têm entre 100 a 9 999
VLSI
(
V
ery
L
arge 999 portas lógicas.
S
cale
I
ntegration) Integração em muito larga escala: Corresponde aos CI que têm entre 10 000 a 99
ULSI
(
U
ltra
L
portas lógicas.
arge
S
cale
I
ntegration) Integração em escala ultra larga: Corresponde aos CI que têm 100 000 ou mais
Soquetes
Permitir e facilitar troca de componentes Proteger contra aquecimento durante processo de solda
Soquetes
ZIF (Zero Insertion Force)
Placas
PCB (Printed Circuit Board)
CIs de Portas Lógicas
TTL (Transistor-Transistor Logic) Utiliza transistor bipolar de junção (TBJ) para implementar as portas lógicas CMOS (Complementary Metal-Oxide semiconductor) Utiliza transistor de efeito de campo (MOSFET) para implementar as portas lógicas
Transistores
Há 2 tipos principais de dispositivos de 3 terminais com semicondutores Transistor bipolar de junção (TBJ) Transistor de efeito de campo (FET)
Field Efect Transistor
Transistores
O TBJ constitui se de 3 regiões semicondutoras: o
emissor (E), a base (B) e o coletor (C) e podem ser do tipo
NPN
PNP
Porta NOT
Transistor em Saturação
B C E
Porta NOT
Transistor em Corte
B C E
Transistores
FET O nome
efeito de campo deriva-se do fato de que a corrente no dispositivo é controlada
pelo ajuste da tensão aplicada externamente Dreno (
drain
, D), Fonte (
source
, S) e o "controle do portão" (
gate
, G)
Propriedades Operacionais dos CIs
Níveis de Tensão Imunidade a Ruído Dissipação de Potência Tempo de Atraso Fan-Out
Tensão de alimentação CC
TTL +5V CMOS +5V +3,3V +2,5V +1,2V
Níveis de Tensão
Especificações de níveis lógicos V IL – Faixa de tensão de ENTRADA que representa nível BAIXO V IH – Faixa de tensão de ENTRADA que representa nível ALTO V OL – Faixa de tensão de SAÍDA que representa nível BAIXO V OH – Faixa de tensão de SAIDA que representa nível ALTO
Níveis de Tensão TTL +5V
V IL V IH V OL V OH – 0 a 0,8V – 2 a 5V – 0 a 0,4V – 2,4 a 5V
Níveis de Tensão CMOS +5V
V IL V IH V OL V OH – 0 a 1,5V – 3,3 a 5V – 0 a 0,33V – 4,4 a 5V
Imunidade a Ruído
Capacidade do circuito de tolerar flutuações indesejadas na tensão de entrada sem alterar seu valor na saída Margem de Ruído (noise) [V] V NH V NL – Margem de ruído de nível ALTO – Margem de ruído de nível BAIXO
Margem de Ruído
V NH V NL = V OH (min) = V IL(max) – V IH (min) – V OL(max)
V
NH
= V
OH (min)
– V
IH (min)
1ª Lei de Ohm?
2ª Lei de Ohm?
V
NH
= V
OH (min)
– V
IH (min)
5,0V ------ ------ 5,0V 2,4V ------ } V NH ------ 2,0V 1ª Lei de Ohm? V [V]=R [Ω] *I [A] 2ª Lei de Ohm?
R
[ ] [ .
m
].
L
[
m
] (
A
[
m
2 ] )
V
NL
= V
IL(max)
– V
OL(max)
V
NL
= V
IL(max)
– V
OL(max)
0,4V ------ 0,0V ------ } V NL ------ 0,8V ------ 0,0V
Margem de Ruido
Fontes de ruído Interferências eletro-magnéticas em geral Emendas e conectores de má qualidade Emendas e conectores expostos a condições irregulares (água, etc) Queda de tensão no canal e capacitância da linha
Margem de Ruído
V IL V IH V OL V OH
V
NH V NL = V OH (min) = V IL(max) – V IH (min) – V OL(max) TTL CMOS Min Max Min Max
0 2 0 2,4 0,8 5 0,4 5 0 3,3 0 4,4 1,5 5 0,33 5 0,4 0,4 1,1 1,17
Dissipação de Potência
P D – Potência dissipada P D = V CC * I CC I CCH – Corrente drenada da fonte quando em nível ALTO I CCL – Corrente drenada da fonte quando em nível BAIXO Valores da ordem de 1 a 20mA
Dissipação de Potência
Quando porta pulsando I CC = (I CCH + I CCL )/2
Dissipação de Potência CMOS vs. TTL
TTL – Constante para faixa de frequência de operação CMOS – Varia de acordo com frequência de operação. Dissipação muito baixa em condições estáticas e aumenta conforme a frequência aumenta
Dissipação de Potência CMOS vs. TTL
TTL Da ordem de 2,2miliW CMOS 2,75microW (estática) 170microW (a 100KHz)
Tempo de Atraso de Propagação
Atraso entre variação da saída em função da entrada t PHL = Tempo quando a saída comuta de ALTO para BAIXO t PLH = Tempo quando a saída comuta de BAIXO para ALTO
Tempo de Atraso de Propagação
Tempo de Atraso de Propagação
Quanto maior o tempo de atraso menor a frequência máxima que um circuito pode operar Produto Velocidade Potência [pJ] Base de comparação quando relação é decisiva na escolha de um circuito, quanto menor o produto melhor.
CMOS = 1,2pJ a 100kHz TTL = 22 pJ
Fan-Out
Existe um limite no número de cargas (portas acionadas) que uma porta pode acionar
Fan-Out
CMOS – Fan-Out depedente da frequência de operação Quanto menos portas maior a frequência de operação TTL (LS) – em média 20 portas
Valores Típicos TTL
Precauções no Manuseio TTL e CMOS
Entradas não usadas devem ser aterradas ou ligadas ao Vcc caso contrário o CI pode ter comportamentos estranhos
Exemplo
Erro simulado no proteus
Exemplo
Erro simulado no proteus
Precauções no Manuseio CMOS
Trannsportar circuitos em espuma condutiva para evitar formação de cargas eletrostáticas.
Pinos não devem ser tocados Trabalhar com pulseira anti estática Todas as ferramentas devem ser aterradas Pinos devem ser colocados para baixo sobre uma superfície aterrada Não manusei Cis energizados
Pulseira Anti-estática
Dúvidas?
Victory Fernandes E-mail: [email protected]
Site: www.tkssoftware.com/victory
Referências Básicas
Sistemas digitais: fundamentos e aplicações - 9. ed. / 2007 - Livros
FLOYD, Thomas L. Porto Alegre: Bookman, 2007. 888 p. ISBN 9788560031931 (enc.)
Sistemas digitais : princípios e aplicações - 10 ed. / 2007 - Livros
- TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L. São Paulo: Pearson Prentice Hall, 2007. 804 p. ISBN 978-85-7605-095-7 (broch.)
Elementos de eletrônica digital - 40. ed / 2008 - Livros
- CAPUANO, Francisco Gabriel; IDOETA, Ivan V. (Ivan Valeije). São Paulo: Érica, 2008. 524 p. ISBN 9788571940192 (broch.)
REFERÊNCIAS COMPLEMENTARES:
Eletronica digital: curso prático e exercícios / 2004 - Livros
MENDONÇA, Alexandre; ZELENOVSKY, Ricardo. Rio de Janeiro: MZ, c2004. (569 p.)
Introdução aos sistemas digitais / 2000 - Livros
- ERCEGOVAC, Milos D.; LANG, Tomas; MORENO, Jaime H. Porto Alegre, RS: Bookman, 2000. 453 p. ISBN 85-7307-698-4
Verilog HDL: Digital design and modeling / 2007 - Livros
- CAVANAGH, Joseph. Flórida: CRC Press, 2007. 900 p. ISBN 9781420051544 (enc.)
Advanced digital design with the verlog HDL / 2002 - Livros
- CILETTI, Michael D. New Jersey: Prentice - Hall, 2002. 982 p. ISBN 0130891614 (enc.)
Eletronica digital / 1988 - Livros
- Acervo 16196 SZAJNBERG, Mordka. Rio de Janeiro: Livros Técnicos e Científicos, 1988. 397p.
Eletronica digital : principios e aplicações / 1988 - Livros
Paul. São Paulo: McGraw-Hill, c1988. v.1 (355 p.) - MALVINO, Albert
Eletrônica digital / 1982 - Livros
- Acervo 53607 TAUB, Herbert; SCHILLING, Donald. São Paulo: McGraw-Hill, 1982. 582 p.