Transcript 下載/瀏覽

G1
G2
P3
P1
G0
G3
P2
P0
• 以上一張投影片來看P0必須推動很多邏輯閘所以必須加上
2個inv(buffer)來提升他的推動能力
• 先算出P0推動後面負載45C，
• 算出
• 再來算出2個INV的電晶體尺寸，
Ｙ代表最後的INV尺寸，Ｙ=45C*1/1.95=23.076C
Ｘ前一級的INV尺寸，Ｘ=45C*1/1.95/1.95=11.83C
入=m/2，m=製程最小w
Ｙ的n、pmos尺寸，pmos=Y*2/3*入，nmos=Y*1/3*入
分別pmos=15.384入 nmos=7.692入
X的n、pmos尺寸，pmos=X*2/3*入，nmos=X*1/3*入
分別pmos=7.886入 nmos=3.943入
^
f
P0
G0
P1
G1
P2
G2
P3
G3
Cout
f^
1.95
2.2
2.27
1.89
2.27
1.647
1.95
1.309
2.318
C
45C
32C
62C
25C
62C
19C
45C
12C
43C
1p
7.886
4.407
8.021
4.665
8.021
4.669
7.889
4.668
5.335
1n
3.943
2.203
4.0105
2.332
4.0105
2.334
2.945
2.334
2.667
2p
15.384
9.696
18.208
8.818
18.208
7.690
15.3846
6.1115
12.366
2n
7.692
4.848
9.104
4.409
9.104
3.845
7.692
3.0557
6.183
• BUFFER的MOS的求的公式
• 電晶體尺寸的求法
N=幾個輸
入
X代表邏輯閘
尺寸
C的求法
Nor或nand的
npmos的w
Inv的w
and
P=X*2/7
N=X*2/7
P=X*2/7
P=X*1/7
and3
P=X*2/8
N=X*3/8
P=X*2/8
P=X*1/8
and4
P=X*2/9
N=X*4/9
P=X*2/9
P=X*1/9
or
P=X*4/8
N=X*1/8
P=X*2/8
P=X*1/8
or3
P=X*6/10
N=X*1/10
P=X*2/10
P=X*1/10
or4
P=X*8/12
N=X*1/12
P=X*2/12
P=X*1/12
xor
P=X*10/14
N=X*1/14
P=X*2/14
P=X*1/14
and
(2+n)+3
or
(2n+1)+3
xor
(2n+n)+6
一個4bit最長延遲5個邏輯延遲，再加上COUT推動下一個4bit多加個Buffer(2個INV)來
增強驅動力，所以8bit最長邏輯延遲9個，16bit最長邏輯延遲17個
 CLA 8bit延遲是9個邏輯閘(4位元CLA內最長邏輯閘延遲5個(BUFFER當做一個邏輯
閘)8位元是5個+Cout到下一個4位元CLA推動一個BUFFER+第二個CLA的COUT邏輯
閘延遲3個=9個邏輯閘延遲)
 CLA 12bit延遲是13個邏輯閘
 CLA 16bit延遲是17個邏輯閘
 8bit漣波加法器8+8=16個邏輯閘(每一個位元漣波加法器都2個邏輯閘延遲，4位元漣波
佳法器就8個邏輯閘延遲所以8位元漣波加法器有16個邏輯閘延遲)
 12bit漣波加法器8+8+8=24個邏輯閘
 16bit漣波加法器8+8+8+8=32個邏輯閘