Transcript 8 per pagina - Dipartimento di Matematica e Informatica

Circuiti logici di base
Decoder: decodificatore
• n ingressi — 2n uscite
• Primo passo nella costruzione di circuiti
• l’ingresso seleziona una delle uscite
complessi.
• Funzione di utilità universale.
• Progettazione (e descrizione) strutturata dei un
circuito.
• Breve rassegna dei più significativi:
comportamento — implementazione — uso.
• l’uscita selezionata ha valore 1 tutte le altre 0.
3
Decoder
Out0
Out1
Out2
Out3
Out4
Out5
Out6
Out7
a. A 3-bit decoder
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
1 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Implementazione
2 / 76
Uso
D0
D1
A
A
D2
A
D3
B
B
Selezionare uno tra molti dispositivi,
ogni dispositivo contiene un segnale di attivazione.
D4
Esempio: selezionare un chip di memoria, tra gli 2n
presenti nel calcolatore
D5
Nessuna parentela con il decoder televisivo.
B
C
C
C
D6
D7
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
(Architettura degli Elaboratori)
3 / 76
Circuiti combinatori, memorie
Multiplexer
Implementazione
D0
Due tipi di ingressi:
• n ingressi di controllo — 2n ingressi segnale
• un unica uscita;
il controllo seleziona quale segnale d’ingresso
mandare in uscita
A
B
0
M
u
x
1
4 / 76
D1
D2
D3
F
D4
D5
D6
A
C
D7
C
A A B B C C
B
S
S
(Architettura degli Elaboratori)
A
Circuiti combinatori, memorie
5 / 76
B
C
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Uso
6 / 76
Comparatore
2 × n ingressi — 1 uscita
controlla se i 2 ingressi sono uguali
• trasformazione parallelo ⇒ seriale
• realizzare una tabella di verità
EXCLUSIVE OR gate
VCC
A0
B0
D0
D0
D1
D1
D2
D2
D3
F
D4
A1
D3
D5
D5
D6
D6
D7
D7
B1
F
D4
A=B
A2
B2
A B C
(a)
A B C
(b)
A3
Demultiplexer: un ingresso, n linee di controllo, 2n
uscite.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
B3
Uso: confronto di valori
7 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
8 / 76
Circuiti aritmetici
L’aritmetica dei calcolatori
• come vengono rappresentati i numeri naturali.
• come vengono eseguite le operazioni
Presenteremo i seguenti circuiti:
• mezzo sommatore
• sommatore completo
• shifter
• ALU
premessa, come viene realizzata l’aritmetica nel
calcolatore.
aritmetiche.
Notazione posizionale: il peso di una cifra dipende
dalla sua posizione:
…
dn
100's
place
10's
place
1's
place
d2
d1
d0
.
.1's
place
.01's
place
.001's
place
d–1
d–2
d–3
…
d–k
n
Number =
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
9 / 76
1
1
1
1
1
0
1
0
0
Circuiti combinatori, memorie
3
7
2
0
1
1
3 × 83 + 7 × 82 + 2 × 81 + 1 × 80
1536 + 448 + 16 + 1
2
Decimal
0
0
10 / 76
Notazione binaria
1 × 210 + 1 × 29 + 1 × 28 + 1 × 27 + 1 × 26 + 0 × 25 + 1 × 24 + 0 × 23 + 0 × 22 + 0 × 21 + 1 × 20
+0
+ 16
+0
+0
+0
+1
1024 + 512 + 256 + 128 + 64
Octal
di × 10i
i = –k
(Architettura degli Elaboratori)
Notazione posizionale con
basi diverse
Binary
Σ
Il calcolatore utilizza base 2, motivi:
• un segnale rappresenta una cifra;
• semplificazione dell’hardware.
1
2 × 103 + 0 × 102 + 0 × 101 + 1 × 100
2000 + 0
+0
+1
Hexadecimal
7
D
.
1
7 × 162 + 13 × 161 + 1 × 160
1792 + 208
+1
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
11 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Operazione aritmetiche
12 / 76
I numeri in hardware
• Nel calcolatore i numeri rappresentati con un un
Gli algoritmi per base dieci, possono essere utilizzati
anche per base 2.
Algoritmo per la somma:
• si sommano le cifre di pari peso,
• a partire dalle meno significative,
• eventualmente si generano riporti.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
numero fisso di cifre binarie (bit).
• Nel caso dei naturali: 8 o 16 o 32 oppure 64
cifre.
• Non tutti i numeri naturali sono rappresentabili.
La somma:
• L’algoritmo di somma ripete la stessa
operazione su cifre diverse:
• In hardware: tanti circuiti, ciascuno somma una
diversa coppia di cifre.
13 / 76
Problema della
propagazione del ritardo
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
14 / 76
Circuiti aritmetici
Mezzo sommatore
• I circuiti logici rispondono con un piccolissimo
•
•
•
•
•
ritardo: attorno a 10−10 sec.
Nei circuiti in cascata i ritardi si sommano.
L’implementazione semplice della somma
contiene molti circuiti in cascata,
propagazione del riporto,
implementazione lenta.
Per ottenere circuiti più veloci, la somma usa
circuiti più sofisticati.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Exclusive OR gate
A
B
0
0
Sum Carry
0
0
0
1
1
0
1
0
1
0
1
1
0
1
A
Sum
B
Carry
15 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
16 / 76
Sommatore completo
Shifter
D0
D1
D2
D3
D4
D5
D6
D7
S0
S1
S2
S3
S4
S5
S6
S7
Carry in
C
Carry
Carry
Sum
in
out
A
B
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
A
Sum
B
Operazione di traslazione delle cifre.
Significato aritmetico: moltiplicazione (divisione) per
una potenza di 2.
Carry out
(a)
(b)
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
17 / 76
(Architettura degli Elaboratori)
Memorie
0
1
Q
S
0
0
0
0
0
Q
R
1
0
(a)
Q
(b)
(Architettura degli Elaboratori)
Segnale di clock (enable, strobe) per l’abilitazione
alla scrittura.
S
Q
Q
1
1
R
0
18 / 76
Latch sincronizzato
Dispositivi con stato: ricordano gli ingressi passati,
la storia dell’input.
Il più semplice circuito con memoria:
Latch S–R, (Set–Reset) usa la retroazione.
S
Circuiti combinatori, memorie
A
B
NOR
0
0
1
0
1
0
1
0
0
1
1
0
Clock
Q
R
(c)
Circuiti combinatori, memorie
19 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Latch di tipo D
20 / 76
Flip-flop
Diversi dai latch per il comportamento rispetto al
clock:
cambiano stato nell’istante in cui il clock cambia
valore.
Differisce per i segnali di controllo
D
Q
Esempio di comportamento:
D
Q
C
ricorda il segnale D.
Q
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
21 / 76
(Architettura degli Elaboratori)
Possibile implementazione
Circuiti combinatori, memorie
22 / 76
Flip-flop completo
Si sfruttano i ritardi delle porte logiche per generare
un segnale brevissimo:
D
Q
d
∆
a
b
b AND c
d
c
(a)
Q
c
b
a
Time
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
(b)
23 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
24 / 76
Flip-flop Master-Slave
Latch e Flip-flop
• Latch level triggered (azionato dal livello)
D
D
C
D
latch
Q
D
Q
D
latch _
C
Q
Q
• Flip-Flop edge triggered (azionato dal fronte)
_
Q
Vari tipi di flip-flop:
• D
• S-R: Set Reset
• J-K: (come S-R ma cambia stato con J=1, K=1)
• T: (un solo ingresso, cambia stato con T = 1)
C
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
25 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Rappresentazione grafica
D
Q
D
CK
Q
D
CK
(a)
Q
CK
(b)
(c)
D
26 / 76
Registri
elementi di memoria per sequenze di cifre binarie
(bit — binary digit)
implementazione: una sequenza di n flip-flop, (con il
segnale di clock in comune)
Q
CK
(d)
• (a) (b) latch: con diversa risposta al segnale di
clock
• (c) (d) flip-flop:
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
27 / 76
(Architettura degli Elaboratori)
Circuiti sequenziali
28 / 76
Funzionamento
Il comportamento dipende dalla storia passata.
Struttura tipica di un semplice circuito sequenziale:
Con input constante:
ad ogni ciclo di clock il registro cambia stato,
di conseguenza cambia:
• il valore di uscita
• il prossimo stato.
Il circuito cicla.
Outputs
Combinational logic
Next state
State register
L’input variabile: modifica questa evoluzione.
Per un corretto funzionamento: input sincrono con il
segnale di clock.
Inputs
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Circuiti combinatori, memorie
29 / 76
(Architettura degli Elaboratori)
Funzionamento
Circuiti combinatori, memorie
30 / 76
Segnale di clock
Segnale periodico che cadenza il funzionamento dei
circuiti sequenziali.
• una serie di passaggi da uno stato a quello
Falling edge
successivo,
• passaggi determinati dall’impulso di clock: forza
la scrittura nel registro,
• il segnale di clock è periodico,
• il passaggio di stato può avvenire solo quando il
circuito si è stabilizzato (ritardi).
Clock period
Rising edge
Periodico: cambia stato a in intervalli costanti.
Frequenza di clock = 1/ periodo.
In un calcolatore vari segnali di clock clock:
processore, scheda grafica, bus di sistema, . . .
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
31 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
32 / 76
Periodo di clock
Progettazione di circuiti
sequenziali
Circuito sequenziale tipico:
circuito combinatorio + memoria
Due esigenze contrapposte:
• per migliori prestazioni: periodo di clock più
breve possibile;
• ogni circuito ha un tempo di commutazione: il
periodo di clock deve essere superiore.
Ordini di grandezza del periodo: ∼ 1 – 10 ns,
frequenza: ∼ 100MHz – 1GHz.
Outputs
Combinational logic
Next state
State register
Inputs
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
33 / 76
Esistono
circuiti più complessi,
con svariati registri e34 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
circuiti combinatori.
Ci limitiamo a considerare circuiti semplici.
Macchina a stati finiti
È conveniente descrivere un circuito sequenziale
come ad una macchina a stati finiti.
Stato: entità astratta, trascuro l’esatto contenuto del
registro.
• In ogni istante si trova in un determinato stato, in
base a:
•
•
stato,
valore d’ingresso,
Circuiti combinatori, memorie
35 / 76
Grafo di una macchina a
stati finiti
Circuiti combinatori, memorie
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
36 / 76
Grafo di una macchina a
stati finiti
Che comportamento ha?
Copia, in ritardo, l’ingresso nell’uscita.
(Architettura degli Elaboratori)
uno (o più valori) di input,
un valore di output.
Rappresentazione del comportamento più intuitiva.
Utile nella progettazione.
valore d’uscita,
stato da assumere nell’istante successivo.
(Architettura degli Elaboratori)
La macchina a stati finiti viene rappresentata da un
grafo
• nodi del grafo: stati
• archi etichettati: transizioni tra stati, ad ogni arco
si associa
•
•
si determina:
•
•
Rappresentazione grafica
MSF
37 / 76
Progettazione
In questo caso, l’uscita dipende solo dallo stato:
macchina di Moore. Il valore dell’uscita associato
allo
stato.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Se l’uscita dipende dall’input: macchina di Mealy.
38 / 76
Esempi di progettazione
• Dalla descrizione del problema si determina una
macchina a stati finiti che lo risolve,
• Circuito per il controllo di un semaforo,
definisco la memoria necessaria per risolvere il
problema: gli stati (nodi),
• determino le transazioni,
•
• associa ad ogni stato nodo una sequenza binari,
• si costruiscono le mappe di Karnaugh per le
uscite del circuito combinatorio, (prossimo stato,
uscita)
• si sintetizza il circuito combinatorio (insieme di
espressioni)
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
39 / 76
il semaforo cambia stato ad ogni ciclo di clock
(ciclo di clock di 30 secondi),
ha solo due luci: rosso - verde.
• circuito per il controllo di un semaforo con
tempo del verde diverso nelle due strade,
• circuito di controllo di un vero semaforo.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
40 / 76
Esempi di progettazione
Segnali
Circuito per il controllo di un semaforo, con rivelatori
di presenza di traffico.
Comportamento:
• il semaforo può cambiare stato in
corrispondenza al segnale di clock,
• il semaforo cambia stato solo se sono presenti
dei mezzi in attesa,
Semplificazione: due sole luci complementari, non
esiste la luce arancio.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
41 / 76
• 2 ingressi: presenza di traffico sulla strade NS,
presenza di traffico sulla strada EO.
• 1 uscita: determina lo stato del semaforo
(dall’unica uscita è possibile determinare le 4
luci del semaforo)
2 stati
• luce verde sulla strada NS
• luce rossa sulla strada NS
(Architettura degli Elaboratori)
Dal diagramma al circuito
lunghezza opportuna, Associo a ciascuno stato
un dato nel registro
associazione arbitraria
il numero degli stati determina la dimensione del
registro
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
42 / 76
Dal diagramma al circuito
• gli stati vengo codificati con un registro di
•
•
Circuiti combinatori, memorie
Progetto del circuito combinatorio.
• In base alla funzione di transizione costruisco
delle mappe di Karnaugh,
•
•
una mappa per ogni input del registro (flip-flop)
una mappa per ogni uscita
• Dalle mappe di Karnaugh ricavo le espressione
logiche (la descrizione algebrica) del circuito
sequenziale.
43 / 76
(Architettura degli Elaboratori)
Esercizi
Circuiti combinatori, memorie
44 / 76
Osservazioni
• Circuito sequenziale con:
• 1 ingresso, trasmessi numeri a gruppi di 3 bit;
• 2 uscite: 00 corrispondenza al primo e al secondo
bit di ingresso, il numero (in binario) degli 1 ricevuti
in ingresso.
• Contatore “up/down” a 2 bit:
• 2 ingressi: x abilitazione al conteggio, ud ordine di
conteggio;
• 2 uscite: numero binario.
• Circuito sequenziale per riconoscere una stringa
Macchina a stati finiti come
calcolatore con una memoria limitata.
Concetto ricorrente in informatica.
Utilizzato per descrivere in diversi oggetti:
• parti del calcolatore,
• linguaggi (insiemi di parole),
• strutture biologiche.
(1100)
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
45 / 76
(Architettura degli Elaboratori)
Tecnologia dei circuiti
integrati
Circuiti combinatori, memorie
46 / 76
Memorie EPROM
Circuiti integrati ( Integrated Circuit, IC, chip): unità
contenenti insiemi di porte logiche: transistor e
resistenze.
• Piastrina quadrata di cristallo di silicio, lato ∼ 1
cm.
• Sulla superficie vengono creati: transistor,
resistenze, collegamenti.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
47 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
48 / 76
Lavorazioni sul silicio
Tecniche di fotolitografia
• transistor ottenuti drogando: inserendo atomi
estranei (boro, arsenico, fosforo), nella struttura
cristallina del silicio,
si espone il silicio, in forno, ai vapori di altre
sostanze;
• collegamenti tra le componenti del chip ottenuti
depositando uno strato di materiale conduttore
(rame o alluminio);
• isolamenti elettrici ottenuti ossidando in silicio:
esponendo, in forno, all’ossigeno.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
• si copre il silicio con uno strato di materiale
fotosensibile,
• che viene illuminato in maniera differenziata,
• la parte illuminata solidifica, la parte in ombra
viene rimossa, si espone parte del chip ad una
lavorazioni selettiva,
• anche 50 diverse lavorazioni per singolo chip.
49 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Wafer
50 / 76
Package
Ogni chip inglobato in un supporto di plastica:
package.
Connessioni mediante piedini,
• Chip di memoria e chip semplici: due file di
piedini (dual in line package)
• Chip con processori: centinaia di connessioni,
due file di piedini non sufficienti, pedinatura più
complessa.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
51 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Package
52 / 76
Circuiti di memoria
Contengono un notevole numero di registri.
I singoli registri non possono essere collegati
all’esterno individualmente.
Per accedere ai dati
• si seleziona il registro su cui operare,
specificando il suo indirizzo (numero associato)
• si definisce l’operazione da eseguire (lettura –
scrittura).
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
53 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Circuiti di memoria
54 / 76
Implementazione
Data in
I2
I1
I0
Segnali I/O:
• indirizzo (specifica il registro su cui operare),
• dati in ingresso (da scrivere nel registro),
• segnali di controllo:
Write
gate
Word 0
select
line
A1
A0
CS chip select (per attivare il chip di memoria),
RD read (specifica se vogliamo leggere o scrivere in
memoria
• OE output enable
•
•
Word 1
select
line
Word 2
select
line
D Q
D Q
D Q
CK
CK
CK
D Q
D Q
D Q
CK
CK
CK
D Q
D Q
D Q
CK
CK
CK
D Q
D Q
D Q
CK
CK
CK
Word 0
Word 1
Word 2
Word 3
CS RD
•
CS
• dati in uscita
O1
RD
O2
O3
OE
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
55 / 76
Output enable = CS • RD • OE
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
56 / 76
Schema strutturato: input
Output
Read register
number 1
Write
C
0
Register number
Register 0
Register 1
Register 0
1
D
n-to-1
decoder
C
Register n – 1
Register n
Register 1
D
n–1
n
M
u
x
Read data 1
M
u
x
Read data 2
Read register
number 2
C
Register n – 1
D
C
Register n
D
Register data
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
57 / 76
Buffer non invertenti,
circuiti a tre stati
Circuiti combinatori, memorie
Circuiti combinatori, memorie
58 / 76
Memorie RAM
Per connettere tra di loro diverse uscire sono
necessari
buffer non invertenti
possono lasciare l’uscita indeterminata, non forzano
un valore di tensione
(Architettura degli Elaboratori)
(Architettura degli Elaboratori)
59 / 76
I circuiti di memoria vengono chiamati RAM
(Random Access Memory).
Due tipi:
• RAM statiche (SRAM): i singoli bit vengono
memorizzati con latch, veloci e costose, sei
transistor per memorizzare un bit.
• RAM dinamiche (DRAM): usano un diverso
meccanismo di memorizzazione, lente e
capienti. Costituiscono la memoria principale
del calcolatore.
(Architettura degli Elaboratori)
RAM Dinamiche
Circuiti combinatori, memorie
60 / 76
RAM Dinamiche
Un singolo transistor per memorizzare un bit: si
posso inserire molte più celle di memoria in un
singolo chip.
L’accumulo di carica rappresenta lo stato.
Difetti:
• più lente delle SRAM (difetto principale)
• i condensatori perdono velocemente la loro
carica: è necessario un meccanismo di refresh,
ogni ∼ 1ms, circuiti dedicati, 10% del tempo
speso nel refresh.
Word line
Pass transistor
Capacitor
Bit line
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
61 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
DRAM
Row
decoder
11-to-2048
Address[10–0]
DRAM
Accesso alla memoria in due fasi,
• nella prima fase il contenuta di un intera riga
viene copiato in un registro (latch),
• nella seconda vengono letti i bit selezionati della
riga.
Accesso veloce a locazioni consecutive: non si
ripete la prima fase, si usa il registro.
2048 × 2048
array
Column latches
Mux
• RAS (Row Access Strobe)
• CAS (Column Access Strobe)
Dout
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
62 / 76
63 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
64 / 76
Tecnologie per le DRAM
Banda passante, tempo
d’accesso
I miglioramenti nei tempi di risposta delle DRAM
sono inferiori a quelli del processore
(∼ 10% vs ∼ 50% l’anno)
la velocità relativa diminuisce
(processore 100 volte più veloce della DRAM).
Le nuove DRAM migliorano più la banda passante
rispetto al tempo d’accesso
• banda passante: quantità di dati consecutivi
leggibili nell’unità di tempo.
• tempo d’accesso: tempo necessario per un
singola operazione in memoria.
Nuove tecnologie per le DRAM:
Sfruttano il fatto che accessi a byte consecutivi sono
più veloci rispetto a byte causali.
Non sono sempre una l’opposto dell’altro.
In senso letterale, le DRAM non sono memorie
Random Access Memory.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
65 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Diverse tecnologie di
DRAM
Chip di memoria
Evoluzione negli anni:
• FPM RAM (Fast page mode)
• EDO RAM (Extended data output)
• SDRAM (Synchronous DRAM)
• DDR3 SDRAM (Double Data Rate SDRAM)
• RDRAM (Direct Rambus DRAM)
• GDDR4 (Graphic Double Data Rate, schede
grafiche)
• ...
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Circuiti integrati contenenti un dispositivo di memoria
• Capacità: 4n , la crescita segue la legge di
Moore,
• le memorie più capienti sono più costose (per
unità di memoria),
• una stessa quantità di memoria può essere
distribuita su un numero variabile di locazioni
67 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
Esempio
Circuiti combinatori, memorie
68 / 76
Esempi
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18
Un memoria da 1 Gbit.
• 1 G di locazioni di 1 bit
• 512 M di locazioni da 2 bit
• 256 M di locazioni da 4 bit
• 128 M di locazioni da 8 bit
Distribuzioni diverse portano a diversi numeri di
piedini.
Capacità = 2indirizzi × dati.
(Architettura degli Elaboratori)
66 / 76
69 / 76
512K 3 8
Memory
chip
(4 Mbit)
D0
D1
D2
D3
D4
D5
D6
D7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
4096K 3 1
Memory
chip
D
(4 Mbit)
RAS
CAS
CS WE OE
CS WE OE
(a)
(b)
(Architettura degli Elaboratori)
Moduli di memoria
Circuiti combinatori, memorie
70 / 76
Moduli di memoria
Schede di memoria:
• circuito stampato contenente la RAM dinamica,
• distribuita su più chip,
• si innesta in appositi slot (prese) sulla scheda
madre:
per maggiore flessibilità,
• diversi tipi di connessioni (moduli):
•
•
DIMM Double Inline Memory Module
SO-DIMM Small Outline DIMM
Diverse, incompatibili, versioni per ogni tipo.
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
71 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
72 / 76
Memorie permanenti
Memorie permanenti
Le RAM perdono i dati se non alimentate.
Memorie permanenti necessarie per:
• calcolatori embedded che eseguono sempre lo
stesso codice, non memorizzano dati in modo
permanente,
• calcolatori embedded a sostituzione del disco
magnetico: palmari, telefonini,
• calcolatori: memorizzare il programma di avvio
del calcolatore (bios).
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
73 / 76
• ROM (Read Only Memory) di sola lettura
• PROM (Programmable ROM) scrivibili un’unica
volta. — Bit: fusibile. Scrittura distruttiva,
• EPROM (Erasable PROM) cancellabili
mediante esposizione a raggi ultravioletti.
Bit: carica elettrica.
• EEPROM (Electrically EPROM) cancellabili
elettricamente (singolo bit).
Bit: carica elettrica.
• Memoria flash: particolari EEPROM cancellabili
a banchi.
(Architettura degli Elaboratori)
Memorie EPROM,
EEPROM, Flash
Circuiti combinatori, memorie
74 / 76
Classificazione delle
memoria
Floating-gate MOSFET
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
75 / 76
(Architettura degli Elaboratori)
Circuiti combinatori, memorie
76 / 76