Transcript 1장 ATmega128의 개요

2009.05.04
아이티즌 기술연구소 김태성 연구원
DK-128의 Atmega128
메인보드 – 연산, 제어
Serial port
확장보드 - 입출력
Parallel port
high
low
FND
low
high
low
high
LED
Atmega
4K EEPROM
Power
EEPROM
& Sensor
Tact Switch
EEPROM
400KHz,16k
1:TWI clock, 2:TWI data, 상위5~8:Infrared sensor
AVR 마이크로 컨트롤러의 개요
 마이크로컨트롤러
 마이크로프로세서 + 메모리 + 제어회로
 완전한 컴퓨터 구성(MCU라고도 함)
마이크로프로세서 VS 마이크로컨트롤러
AVR 마이크로 컨트롤러
 AVR 시리즈 마이크로컨트롤러
 미국 Atmel사의 9비트 제어용 마이크로 프로세서
 Advanced Virtual RISC
 하버드구조 + 파이프라인 처리방식
 매우 빠른 처리 속도
 하버드구조: 데이터 버스와 주소 버스의 독립
 플래시 메모리 기술 접목
 칩 내 프로그램 내장 가능
하버드구조(Harvard architecture)
 어드레스버스와 데이터버스를 독립적으로 분리
 주소 접근과 데이터 접근을 동시에 할 수 있음
 CPU의 처리속도 향상
 추가적인 회로 필요
하버드(Harvard) 구조
폰노이만 (Von Neumann) 구조
RISC와 CISC의 차이점
 적고 단순한 명령어 구조
 많은 레지스터
 빠른 처리속도
 낮은 호환성
RISC
 많고 복잡한 명령어 구조
 적은 레지스터
 느린 처리속도
 높은 호환성
CISC
RISC(Reduced Instruction Set Computer)
 RISC 명령어의 분류
 데이타 처리 명령어
 데이타 전송 명령어
 프로그램 제어 명령어
 명령어 사이클의 세 부연산
 I: 명령어 FETCH
 A: ALU의 동작
 E: 명령어의 실행
Atmel사의 AVR 시리즈 특징
 하버드구조
 명령어 16bit 버스, 데이터 8bit버스 처리
 RISC구조
 저전력, 대부분 명령 단일 클럭 내 처리
 레지스터 중심형 구조
 32개 범용 레지스터
 프로그램 메모리는 내장 플래시 메모리만 사용
 최대 4KB SRAM 내장
 3가지 종류로 구분
 ATtiny Family
 AT90 Family
 ATmega Family  Atmega128 해당
ATmega128의 기본 구조와 기능
 8비트 CMOS형 마이크로 컨트롤러
 Havard Architecture 설계
 프로그램 버스와 데이터버스로 분리
 내장 메모리
 프로그램 메모리 64KB
 SRAM 4KB
 EEPROM 4KB