Transcript 한빛 3/한울 2 발전소 결과 (CH1/CH2)

NuPIC 2015
FPGA 기반 다양성보호계
통 구현
계측제어설계그룹
발표자 : 황수연
2015.11.05.
목차
1. 개 요
2. 설계 방법
3. FPGA 기반 다양성보호계통 FLC
4. FPGA 기반 다양성보호계통 - MTP
5. 결 론
NuPIC 2015
-2-
1. 개 요 (1/2)
 개발 명칭
 표준형 원전 (한빛3~6, 한울3~6호기) 다양성보호계통
(Diverse Protection System, DPS)
 개발 기간
 2011. 03. 14. ~ 2016. 12. 31.
 개발 목적
 DPS 노후화 및 예비품 생산 중단으로 유지보수 어려움
 최신 디지털 기술을 바탕으로 FPGA (Field Programmable Gate
Array) 기반 설비로 교체
 노후 설비를 O/H 중에 순차적으로 교체
NuPIC 2015
-3-
1. 개 요 (2/2)
교체 대상
 DPS 교체 범위
SG
LVL
PZR
PRESS
PROCESS
SENSORS
DPS CABINET
ANALOG
INPUT
ANALOG
OUTPUT
INDICATORS
ON MCB
CNMT
PRESS
* 한울 5,6호기 적용
PROGRAMMABLE
TURBINE
TRIP
ENABLE
MANUAL
REACTOR
TRIP
FLC (FPGA-based
Logic Controller)로
교체
LOGIC
CONTROLLER
DISCRETE
INPUT
DISCRETE
OUTPUT
PDAS
TRUBINE
TRIP
INPUT
120 Vac
VITAL
POWER
NuPIC 2015
PLANT
ANNUNCIATOR
SYSTEM
POWER
SUPPLY
OPERATION
&
TEST
INITIATION
CIRCUIT
PLANT
CONTROL
SYSTEM
MG SET
-4-
VALVE
&
PUMP
2. 설계 방법
 설계 방법
 기존 설비의 기능/연계는 유지하고, 개선된 설비를 설치
• 제어기 : FPGA 논리제어기 (FLC) 설계 (FlashROM 기반 FPGA 사용)
• 계통 하드웨어 : 품질등급 A 설계
• 캐비닛 외부 연계 : 기존과 동일하게 유지
• FPGA 논리제어기 (FLC) : VHDL을 이용하여 ITS
프로그램 설계, IEC 62566 design life cycle 준용
• 보수시험반 (MTP) : ITA
(Important to Availability)
(Important to Safety)
등급
등급 화면 프로그램 설계
– FLC  MTP : Monitoring Data는 500ms 주기로 항상 전송
– MTP  FLC : 시험, 우회 및 리셋 등의 제어 명령을 수행한 경우에만 전송,
HW/SW 적으로 분리, 제어 명령을 수행하기 위해서는 DPS 캐비닛에 장착된 기계
적 시험 스위치를 Test Mode (연결)로 변환, 평상시에는 Normal Mode (분리)로
변환
• 논리처리모듈 (Logic Processing Module, LPM) 및 전원공급기 : 이중화
• 응답시간측정 설비 : 스위치 및 Test Points 추가 (응답시간 측정 시험반)
NuPIC 2015
-5-
3. FPGA 기반 다양성보호계통 - FLC
(1/5)
 DPS 캐비닛
전원 CH 1 & CH 2
MTP 컴퓨터
기계적 시험 스위치
MTP 화면 (17인치,
칼라)
응답시간 측정 시험반
기계적 우회 스위치
FLC - CH 1
(LPM/전원 이중화)
FLC - CH 2
(LPM/전원 이중화)
NuPIC 2015
-6-
3. FPGA 기반 다양성보호계통 - FLC
(2/5)
 FLC Rack Assembly
한빛 2 발전소 (MCR 지시계 출력 타입 : 전압, AOM2에서
처리)
한빛 3 / 한울 2, 3 발전소 (MCR 지시계 출력 타입 : 전류,
AOM1에서 처리)
NuPIC 2015
-7-
3. FPGA 기반 다양성보호계통 - FLC
(3/5)
 LPM 구성
Administration FPGA
(FLC 입출력 제어, FLC 자기진단,
LPM 이중화 처리)
Communication FPGA
(FLC와 MTP 사이의 직렬 통신
처리)
Application FPGA
(DPS 기능 수행)
NuPIC 2015
-8-
3. FPGA 기반 다양성보호계통 - FLC
(4/5)
 Application FPGA 구현 내용
DPS 기능 수행을
위하여 Administration
FPGA와의 데이터
입출력 수행
2-out-of-2
동시논리 수행
(원자로정지 및
보조급수작동신호)
설정치 및
히스테리시스
저장
고정설정치 상승트립 비교논리 (가압기 압력, 원자로건물 압력), 고정설정치 하강트립
비교논리 (1번/2번 증기발생기 수위) 및 2진트립 비교논리 (터빈 정지시 원자로정지, 수동
원자로정지) 수행
NuPIC 2015
-9-
3. FPGA 기반 다양성보호계통 - FLC
(5/5)
 Application FPGA 구현 결과
Measurement
Items
한빛 2 발전소 결
과
(CH1/CH2)
한빛 3/한울 2 발
전소 결과
(CH1/CH2)
한울 3 발전소 결
과
(CH1/CH2)
Occupation
of Core (%)
64.02 / 64.47
60.20 / 60.50
67.62 / 67.99
Occupation
of IO (%)
25.99 / 25.99
25.99 / 25.99
25.99 / 25.99
Occupation
of RAM/FIFO (%)
12.50 / 12.50
12.50 / 12.50
12.50 / 12.50
Occupation
of FlashROM (%)
100 / 100
100 / 100
100 / 100
Clock Period
(MHz)
37.879 / 39.954
39.445 / 38.585
40.748 / 39.744
NuPIC 2015
- 10 -
4. FPGA 기반 다양성보호계통 - MTP
(1/5)
 SETPOINT 화면
NuPIC 2015
- 11 -
4. FPGA 기반 다양성보호계통 - MTP
(2/5)
 BYPASS & RESET 화면
NuPIC 2015
- 12 -
4. FPGA 기반 다양성보호계통 - MTP
(3/5)
 TEST 화면
NuPIC 2015
- 13 -
4. FPGA 기반 다양성보호계통 - MTP
(4/5)
 SYSTEM STATUS 화면 (추가 화면)
NuPIC 2015
- 14 -
4. FPGA 기반 다양성보호계통 - MTP
(5/5)
 HISTORICAL MESSAGE 화면 (추가 화면)
NuPIC 2015
- 15 -
5. 결 론
 FPGA 기반 다양성보호계통 구현
 기존 설비의 기능/연계는 유지하고, 개선된 설비를 설치
 DPS Application Program
• DPS 기능, FPGA 면적 및 속도 요구조건 만족
 주요 개선사항
• 기존 PLC 기반의 논리제어기를 FLC 기반의 논리제어기로 변경
– VHDL을 이용하여 ITS 등급 프로그램 설계, IEC 62566 design life cycle 준용
• 이중화 설계 적용
– 채널당 2개의 논리처리모듈 설치, 채널당 2개의 전원공급기 설치
• MTP 설계 개선
– 17인치 칼라 화면, System Status 및 Historical Message 화면 추가
• 정비 편의성 및 진단기능 개선
– DPS 캐비닛 전면에 응답시간 측정 시험반 설치
NuPIC 2015
- 16 -