Transcript 설계 프로젝트(15%)

Computer Organization and Design
Chapter 0
Introduction
Youngjune Han
Robot Vision Lab.(or, Vision System Lab.)
[email protected], +82-2-820-0699
Course Overview
• 교과목
• 컴퓨터 기본 구조 (가반 & 나반)
• 교재 : Computer Organization and Design, 3rd edition, Patterson
and Hennessy (Revised Printing)
• 담당 교수
• 한영준 :
- TEL:02-820-0699, Office:051409
Robot Vision Lab(or Visionlab.ssu.ac.kr)
• 강의 관련
• Homepage: http://visionlab.ssu.ac.kr
(class -> 학부수업 -> 컴퓨터 기본 구조 )
• 면담 시간
• 화요일 : PM 3 – 5
2016-08-05
2
평가?
• 시험: 70%
• 퀴즈 10%, 중간고사 30%, 기말고사 30%
• 중간 혹은 기말 고사를 응시하지 않는 경우 F
• 설계 프로젝트: 15%
• CPU의 구성 및 설계 지식을 토대로 기능상의 제약을 갖는 CPU의
Datapath와 Main Control Unit을 설계함
• 설계 교육 계획서 별도 제공
• 출석 및 과제 : 15%
• 리포트 : 10% (4번, Instruction 1, Instruction 2 , Processor,
Pipelined Datapath and control )
• 출석 : 5% (10번 결석 F, 지각 2번 -> 결석)
• 학점
• A 20~30%, B 40%, C~F 30% 이상
2016-08-05
3
과목 개요 및 목표
• 컴퓨터의 내부 구조 및 동작 원리를 분석, 이해함으로써
컴퓨터 구조 를 설계하기 위한 이론을 학습함
• 이를 위해 CPU의 구조 및 동작 원리, 메모리의 구조 및 설계 방법,
I/O의 구성 및 동작 원리을 학습하고 최근의 컴퓨터 설계 기술에 관해
학습함
• 선수과목 – 디지털 공학,C 언어 프로그래밍
2016-08-05
4
과목의 중요성
• 디지털 컴퓨터( digital computer) : 정보통신시스템을
구성하는 하나의 핵심 component
•
•
•
•
Digital world(정보통신시대)
Digital system(정보통신시스템)
Micro-computer(마이크로컴퓨터)
Digital circuit(회로)
• Device(반도체)
• 컴퓨터 구조 : Digital computer 설계 기초
2016-08-05
5
‘디지털공학’과 ‘컴퓨터구조’과목과의 관계?
• Digital computer
• A general purpose digital system
• Program 변화에 의한 융통성을 제공
• 복잡도 수준에 따른 digital computer의 구성 구분
• Processor수준 : CPU, Memory, I/O Processor
• Register 수준 : Multiplexer, Decoder, Encoder, Register, Counter
• Gate 수준 : AND, OR, NOT, NAND, NOR
• Device 수준 : Transistor
• Digital computer 설계를 위해서
• Gate 및 register 수준의 설계 : 디지털공학
• Processor 수준의 설계 : 컴퓨터구조
2016-08-05
6
다른 과목과의 관계
2016-08-05
7
본 과목 내용
• Hardware 시스템 측면
• 컴퓨터의 내부 구조(CPU, Memory, I/O) 및 각 구성 요소 세부 구조
• 각 구성 요소의 동작 원리
• Software 시스템 측면 : 컴퓨터는 하나의 instruction
set을 처리할 수 있는 machine
• instruction set
• instruction과 컴퓨터에서 수행되는 일과의 관계
- 무엇이 컴퓨터를 제어하는가? CPU
- 무엇이 CPU를 제어하는가? Control Unit (CU)
-
2016-08-05
무엇이 CU를 제어하는가? instruction
무엇이 instruction을 제어하는가? programmer가 만든
program에 의해
8
본 교재 내용 소개 순서
Chap-01 : Introduction
Chap-02 : Instructions
Chap-03 : Arithmetic
Chap-04 : Performance
Chap-05 : Processor
Chap-06 : Pipeline
2016-08-05
Chap-08 : Input/Output
Chap-07 : Memory
9
강의 계획서(1)
년도
2009학년도
학기
1 학기
담당교수
한영준
교과목명
컴퓨터기본구조
과목코드
2150507503
분반
03
이수구분
전선-정통전
수강대상학과
2학년 정통전
학점(설계학점)
3 (1 )
주당시간
3
교과영역(*)
공학주제정통전공인
인증구분(*)
인선정통전공인증
교수실
형남공학관
1409호
연락처
02-820-0699
담당조교(*)
김정후
상담시간(*)
교과목 개요
강의주관교육단 정보통신전자공
위
학부
이메일
[email protected]
금요일 오후 2~4시
컴퓨터의 내부 구조 및 동작원리를 분석, 이해함으로써 컴퓨터 구조를 설계하기 위해
이론을 학습한다.
교과목
교육목표
1. MIPS(Microprocessor without Interlocked Pipeline Stages) CPU의
Assemble Language 및 Machine Instruction을 학습함으로써 CPU의 내부
동작원리를 이해한다.
2. 단일 사이클 및 다중 사이클의 CPU에서 Datapath 및 Control Unit의
동작원리를 이해함으로써 다일 및다중 사이클 수행의 CPU를 설계한다.
3. Pipe Line의 동작원리를 이해함으로써 CPU 파이프라인을 모델링 한다.
4. 메모리 계층 구조를 이해함으로써 가상 메모리의 동작원리를 이해한다.
2016-08-05
10
강의 계획서(2)
수업진행방법 강의(80%), 발표(20%)
평가방법
퀴즈(10%), 중간고사(30%), 기말고사 (30%), 과제(10%),출석(5%),설계 프로젝트(15%)
주요교재
및
참고자료
교재: D. A. Patterson & J. L. Hennessy, "Computer Organization and Design:
The Hardware/Software Interface", 3rd Ed., Morgan Kaufmann Publishers
참고서적 : William Stallings, "Computer Organization and Architecture", 7th Ed.,
Prentice Hall
강의게시판(*) http://visionlab.ssu.ac.kr--> class->학부강의게시판->컴퓨터기본구조
선수과목(*)
기타
2016-08-05
디지털공학(논리회로설계)
*과제물 제출에 관한 규정
-과제물은 수업 시작 전에 제출한다. 당일 미제출시 50%감점하고 다음 날까지만
제출이 가능하다.
-수업시간 15분 전부터는 강의실 내에선 과제물 작성을 절대 금한다. 이를 위반할
경우 미제출로 간주한다.
-과제 표절행위, 시험 부정행위 등 모든 부정행위는 한번 행한 경우라도 F학점으로
처리한다(부정행위는 관련자 모두 F학점으로 처리한다.)
11
강의 계획서(3)
주
핵심어
세부내용
교재범
위
비고
1
Computer
Abstractions and
Technology
- 강의 개요 및 강의계획서 설명
- 컴퓨터를 구성하는 기본 기술에 대해서 알아
본다.
1장
2
Instructions, 산술
연산 명령어, 피연
산자, 논리연산 명
령어
- Instructions의 구조(Operations and Operands)에
대해서 알아본다.
- MIPS의 산술연산 명령어, 피연산자, 명령어의 컴퓨
터 내부 표현을 학습한다.
2장
PCSPIM,
Assembly 프로그래
밍
논리연산 명령어,
조건 명령어, 프로
시져, 문자와 문자
열 명령어
컴파일러 개요, PCSPIM의 사용법과 MIPS assembly
프로그래밍 방법을 학습한다.
부록
-MIPS의 논리연산 명령어, 조건 명령어, 하드웨어의
프로시져 지원, 문자와 문자열 명령어를 학습한다
2장
MIPS의32bit 상수와 주소, 프로그램 번역과 실행,
MIPS의 배열과 포인터 명령어를 학습한다.
2장
보고서 2
데이터 패스, 제어
데이터패스 및 제어유닛: MIPS의 데이터패스, 단순한
유닛, MIPS의 단순
구조를 학습한다.
구조
5장
설계프로젝트1
결과보고서 제
출
데이터패스 및 제어유닛: MIPS의 다중 사이클 구조를
학습한다.
5장
3
4
5
6
7
컴파일러, 배열과
포인터 명령어
다중 사이클 구조
2016-08-05
설계 프로젝트
조편성
보고서 1
12
강의 계획서(4)
8
예외처리, 중간고사
데이터패스 및 제어유닛: MIPS 구조의 예외처리에 대
해 학습한다. 기말고사
5장
9
파이프라이닝, 파이 파이프라이닝에 대한 개관, 파이프라인 데이터 패스를
프라인 데이터패스 학습한다.
6장
파이프라인 제어, 데
이터 해저드, 전방전
달
데이터 해저드 지연,
분기 해저드, 파이프
라이닝 예외
파이프라인 제어, 데이터 해저드 및 전방전달을 학습한
다.
6장
데이터 해저드와 지연, 분기해저드, 파이프 라이닝 예
외를 학습한다.
6장
12
메모리 계층구조, 캐 메모리 계층구조의 개요 및 캐쉬의 기본에 관해 학습한
쉬
다.
7장
13
캐쉬성능의 향상, 측
캐쉬 성능의 향상 및 측정에 관해 학습한다.
정
7장
10
11
14
가상 메모리
15
설계프로젝트
16
기말고사
2016-08-05
가상 메모리에 관해 학습한다.
설계프로젝트의 발표 및 평가
보고서 3
보고서 4
7장
설계프로젝트
2 결과보고서
및 발표
기말고사
13
설계 교육 계획서
별도 제공함
2016-08-05
14