Transcript X-Hyper320TKU 개요 주 요 특 징

제2강 X-Hyper320 TKU 시스템
-임베디드 리눅스 중심으로-
목 차
 X-Hyper320TKU 개요
 하드웨어 사양
 소프트 웨어
 세부장치
X-Hyper320TKU 개요
 특징
 X-Hyper320TKU는 최신의 임베디드 시스템 기술 트랜드가 적용
된 교육용 실험 실습 장비이다.
 Bulverde(PXA270) 후속인 Marvell PXA320 프로세서 기반으로 제
작되어 모발일용에 적합한 멀티미디어와 전원관리기술이 강화된 첨
단 교육 임베디드 실험 장비이다.
X-Hyper320TKU 개요
X-Hyper320TKU 개요
X-Hyper320TKU 개요
 주요특징
✔ CPU 보드 + 메인 보드 + IEB 보드로 모듈별 구성되어있어 추가 기능
을 위한 확장 및 CPU 업그레이드, FPGA 독립실험등의 가능한 특징이 있
다.
✔ PXA320은 PXA270보다 더 빠른 Core (806MHz)를 제공한다.
✔ 266Mhz DDR SDRAM의 사용으로 SDRAM보다 성능이 뛰어나서 빠른
프로그램 실행 속도를 가지고 있다. (266MHz DDR SDRAM 128Mbyte)
X-Hyper320TKU 개요
 주요특징
✔ 저 전력으로 LCD를 구동할 수 있고, 인터페이스 또한 빠르게 동작한
다.
✔ NAND Flash의 장점은 NOR Flash 보다 가격이 저렴하며, 보드수정 없
이도 용량이 더 큰 NAND Flash로 교체가 가능하다.
✔ LCD 및 Mini LCD Controller를 가지고 있어 2개의 LCD를 필요로 하
는 Smart Phone에 적용에 가능하다
X-Hyper320TKU 개요
 주요특징
✔ Touch Controller가 기본 내장되어 별도의 외장 Touch Controller가 필
요없다.
✔ DMB 장착으로 DMB 시청 및 교육이 가능하다.
✔ Wireless LAN 모듈이 기본장착 되었다.
✔ Touch Controller가 기본 내장되어 별도의 외장 Touch Controller가 필
요없다.
하드웨어 사양
 CPU
✔ CPU 보드가 모듈 형태로 별도로 제작되어 CPU업그레이
드 및 변경이 가능하도록 설계되었다
하드웨어 사양
 CPU
분류
항목
내용
CPU
PXA320(806MHz)
Monahan-P
메모리
NAND Flash memory
128Mbyte
266MHz DDR SDRAM
128MByte
PMIC
PMIC
MAX8660
전원 관리 집적회로(Power Management
Integrated Circuit). 전원을 레귤레이트하고
제어하는 회로.
하드웨어 사양
 메인보드
✔ DMB, TFT 7'' LCD, Wireless LAN, Ethernet, USB 등 고급 디바
이스들이 장착되어 첨단 장비개발이 가능하다
하드웨어 사양
 메인보드
분류
외부장치
항목
내용
CPLD
Xilinx CoolRunner-II
USB Host 2.0 2Port
TD242LP
Display
7'' Wide TFT Color LCD
Touch Screen
CPU 에내장
IDE I / F
mini IDE
하드웨어 사양
 메인보드
분류
항목
내용
Analog RGB(VGA Monitor)
THS8135
Ethernet(10 / 100)
2Port
Wireless LAN
Max 54Mbps, IEEE802.11g/b
Audio-AC97 (WM9712)
SPEAKER 내장
DMB
DMB 모듈
하드웨어 사양
 메인보드
분류
항목
내용
Camera
CMOS Camera 1.3M Pixel
GPS
GPS Module
USB Host/Client 1.1 각 1port
USB
USB Host 2.0 2port
USB Client 2.0 1port
하드웨어 사양
 메인보드
분류
항목
내용
Debug(RS232), GPS(TTL), FFUA
UART
RT(RS232) 1port(3EA)
Bluetooth(RS232), IrDA(TTL), R
S232, TTL 1port(4EA)
VGA
VGA I/F
하드웨어 사양
 메인보드
분류
확장커넥터
항목
내용
Key Button / LED
GPIO 4EA
Mic, Speaker
Jack Type
MMC / SD
MMC / SD 1Slot
160pin
2.54mm pitch
하드웨어 사양
 IEB 확장 보드
✔ 임베디드 시스템의 기초 실험을 위해서 저급디바이스만을
모아놓은 IEB 확장보드를 통해 학생들에게 저급디바이스로
처음에 교육하고 추후에 고급 디바이로 학습 할 수 있도록 단
계별 교육이 가능한 장비이다.
하드웨어 사양
 IEB 확장 보드
하드웨어 사양
 IEB 확장 보드
분류
항목
내용
FPGA
EP1C6240PQFP
Cyclone (PQFP-240)
EPC2
EP2(PLCC/SOCKET)
RF 디바이스
CC2420
CC2420(QLP48)
DC 모터 제어
L298
DIP
Step모터 제어
L297
DIP
Programming R
OM
하드웨어 사양
 IEB 확장 보드
분류
항목
ADC
ADC0804
DAC
DAC0800
7-Segment
7-Segment * 8
DOT Matrix
DOT Matrix
글자 LCD
글자 LCD
내용
소프트 웨어
 X-Hyper320TKU
 OS : Linux / WinCE
 Compiler : GNU Tool for ARM
 JTAG : XDB
 GUI : GTK / QT
 Device Driver : Ethernet / Wireless / TFT LCD / Touch
AC97 / PMIC / MMC / SD / USB
/PCMCIA / VGA / IDE
 응용 : Tiny X –Server / MatchBox/ MP3 Player /
동영상 Player / Web Brower / USB CAM /
Access Pointer
소프트 웨어
IEB 확장보드
Device Driver : DC Motor Control / Setp Motor Control /
ADC / DAC / 7-Segment / DOT Matrix /
Charcter LCD
응용 : IEB Test Program
세부장치
 전원
 X-Hyper320TKU 보드는 DC 12V(2A이상)를 사용
 DC 12V는 IEB보드에
 CPU Module은 DC 5V 전원 공급
 보드 내부는 DC 5V와 DC 3V로 디바이스에 공급
PMIC
1.4V
1.8V
3.3V
Monahans P
CPU Module
5V
DC 12V
Step Down
Regulator
IEB Board
3.3V
CPLD, Ethernet,
DMB, MMC,
CMOS....
LDO
Backlight, USB Power...
세부장치
 시스템 버스
 DDR SDRAM 전용 Bus(EMPI)
 FLASH 및 외부 디바이스를 위한 DFI Bus
 DFI Bus는 16bit Bus로 access 하는 Multiplex 방식을 사용
 변환과정이 CPLD에 구현되어있다.
DF[15..0]
nCS2
nCS3
nLLA
nLUA
nXCRVEN
Address_sig<25..0>
Data_sig<15..0>
AA/D
Multiplex
Bus
EBI Bus
nWE
nCS
RDnWR
nWE
nOE
PXA320
nOE
CPLD
Device
세부장치
 시스템 버스
DFI Interface
DF[15..0]
nLLA
Dn Qn
DF[00] ->
DF[01] ->
DF[02] ->
DF[03] ->
DF[04] ->
DF[05] ->
DF[06] ->
DF[07] ->
DF[08] ->
DF[09] ->
DF[10] ->
DF[11] ->
DF[12] ->
DF[13] ->
DF[14] ->
DF[15] ->
Addr[0]
Addr[1]
Addr[2]
Addr[3]
Addr[4]
Addr[5]
Addr[6]
Addr[7]
Addr[8]
Addr[9]
Addr[10]
Addr[11]
Addr[12]
Addr[13]
Addr[14]
Addr[15]
Addr[25..0]
nPREG
nPCE1
nPCE2
nLUA
Dn Qn
DF[00] -> Addr[16]
DF[01] -> Addr[17]
DF[02] -> Addr[18]
DF[03] -> Addr[19]
DF[04] -> Addr[20]
DF[05] -> Addr[21]
DF[06] -> Addr[22]
DF[07] -> Addr[23]
DF[08] -> Addr[24]
DF[09] -> Addr[25]
DF[10] -> Addr[26](nPREG)
DF[11] -> Addr[27]
DF[12] -> Addr[28]
DF[13] -> Addr[29](nPCE1)
DF[14] -> Addr[30](nPCE2)
DF[15] -> Addr[31](RDnWR)
RDnWR
DIR
Dn Qn
EN
nXCRVEN
CPU Module
CPLD
DATA[15..0]
세부장치
 Ethernet
 10/100을 지원하는 DM9000E는 CPU와는 16bit Data Bus로 연결
 CPU의 Address[2]bit가 DM9000E의 CMD와 연결
 CMD의 High/Low에 의해 DM9000E는 16bit Bus 가 Data / Address
로 동작한다.
 DM9000E의 Chip Select와 간단한 로직들은 전부 CPLD(Address
Decoding)에서 구현되어 있다.
세부장치
 Ethernet
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS[2]
ADDRESS & DATA
LATCH
DATA[15..0]
ADDRESS Decoder
nCS2
DM1_CS0
0x1010_0000
nOE
nWE
nRESET
nRDY
GP0/ETHERNET1_INT
PXA320
nCS0
nIOR
nIOW
RESET
WAIT
INTERRUPT
DM9000E
세부장치
 TFT LCD
 PXA320 CPU의 LCD 출력핀은 18핀(18bit)로 구성되어있다.
 X-Hyper320TKU 에 서는 16bit로 사용하고 있다.
 5V 전원으로 Back light는 동작
 Logic Input Voltage는 3.3V
 밝기조절은 PWM방식을 사용한다.
 FS453은 RGB 출력을 위해 사용되었다.
세부장치
 TFT LCD
LCD Connector
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS & DATA
LATCH
ADDRESS Decoder
nCS2
LDD[15..0]
L-CLK
P-CLK
F-CLK
GP11/PWM0
LDD[15..0]
HSync
CLK
VSync
ADJ
LDD[15..0]
HSync
CLK
VSync
GP125/SCL
GP126/SDA
PXA320
SCL
SDA
FS453
세부장치
 USB(Internal)
 PXA320은 USB HOST1.1과 USB Client 1.1 Controller을 내장
 USB Client는 Vbus에 의해 CPU쪽으로 Interrupt를 발생
 CPU의 레벨을 맞추기 위해 중간에 buffer를 사용
 Interrupt에 의해 USB접속을 확인하고, GPIO로 USB를 활성화
 USB HOST는 Connector와 직접적으로 연결
 CPU의 USBH1_EN signal로 USB Power을 enable
 USB Overcurrent flag인 USBH1_PWR로 USB Power를 관리
세부장치
 USB (Internal)
VBUS
GP15/USBC
USBC_N
USBC_N
USBC_P
USBC_P
GP16/USBC_INT
USBH1_PWR
USBH1_EN
USB
Client
FLAG
VBUS
EN
VBUS
USBH_N
Negative
USBH_P
Positive
PXA320
USB
HOST
세부장치
 USB Host 2.0 (External)







UBI9032는 Host 2.0으로 Hi-Speed를 지원
16bit Data Bus를 사용
CPLD(Address Decoding)에서 구현
USB Hub Controller(GL850)를 사용하여 USB Port
GL850은 Hardware적으로 구성
GL850의 2 Port는 Connector로서 연결되어있고, 1 Port
는 USB To IDE Controller(GL811)를 사용하여1.8 Inch
Mobile Hard Disk를 연결
GL811역시 USB interface가 동작하면 GL811도 자동적으
로 동작
세부장치
 USB Host 2.0 (External)
ADDRESS[8..1]
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS[16..1]
ADDRESS & DATA
LATCH
DATA[15..0]
ADDRESS Decoder
nCS2
USBH_CS0
0x10E0_0000
nCS
DM/DP
nRD
nOE
HOST_DM
HOST_DP
nWR
nWE
USB 2.0
Host
(UBI9032)
DM/DP
USB
Hub
(GL850)
DM/DP
DM/DP
nRESET
nRESET
CPLD
GP30/OXU210INT
CPU Module
INTERRUPT
UBI9032
USB TO
IDE
(GL811)
USB
2CH
세부장치
 USB Client 2.0 (External)
 USB Client 2.0을 지원하는 NET2272는 3가지의 Address
Mode를 지원
 Non-Multiplexde Direct Address Mode를 사용하였다
 Chip Select와 간단한 로직들은 전부 CPLD(Address
Decoding)에서 구현되어 있다.
세부장치
 USB Client 2.0 (External)
ADDRESS[5..1]
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS[4..0]
ADDRESS & DATA
LATCH
DATA[15..0]
ADDRESS Decoder
nCS2
NET2272_CS0
0x1040_0000
nCS0
nIOR
nOE
nIOW
nWE
VBUS
nRESET
nRESET
CPLD
GP17/NET2272_nIRQ
CPU Module
DM
DP
INTERRUPT
NET2272
세부장치
 Wireless LAN
 모듈로 구성되어 있는 Wireless LAN은 IEEE802.11b/g 와 호환하고, SPI
interface로서 제어
 Wireless LAN의 기본제어 Signal(WLAN_nPD, WAKEUP_WLAN)들은
CPLD에서 제어 할 수 있도록 구성
WLAN Control
0x1050_0000
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS & DATA
LATCH
ADDRESS Decoder
D0
D1
D0
D1
Q0
Q1
WLAN_nPD
WAKEUP_WLAN
nCS2
GP90/SSP_FRM
GP92/SSP_RXD
GP91/SSP_TXD
GP89/SSP_CLK
GP102/nWLAN_IRQ
PXA320
SPI_nCS
SPI_SDO
SPI_SDI
SPI_CLK
SPI_SINTN
Wireless
LAN
세부장치
 MMC / SD / SDIP
 PXA320은 MMC(MultiMedia Card), SD(Secure Digital), SDIO(Secure
Digital I/O)를 지원하는 controller를 2 포트제공
 MMC/SD/SDIO 에 대한 통신 protocol을 지원하며 아래 스펙을 만족
• MultiMedia Card System Specification Version 4.0
• Secure Digital Memory Card Specification Version 1.10
• Secure Digital I/O Card Specification Version 1.0
 MMC/SD/SDIO Controller를 사용하기 위해서는 CPU의
MMC/SD/SDIO Controller에 전원을 공급
세부장치
 MMC / SD / SDIP
 본 보드에서는 MAX8660 6번 전원출력 단자가 PXA320 CPU의
MMC/SD/SDIO Controller로 공급되는 전압으로 설계되어있다.
 먼저 MAX8660에 접근해서 6번 전원 출력을 3.3V로 셋팅
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS & DATA
LATCH
ADDRESS Decoder
nCS2
GP22/MMC_CLK
CLK
GP23/MMC_CMD
GP18/MMC_DATA0
CMD
DATA0
GP19/MMC_DATA1
GP20/MMC_DATA2
GP21/MMC_DATA3
DATA1
DATA2
DATA3
GP98/MMC_CD
GP99/MMC_WP
PXA320
CD
WP
MMC
세부장치
 Audio
 X-Hyper320TKU 보드에서는 EARJACK, MICJACK, 그리고 2개의 스피
커로 구성되어 있다.
DMB에 나오는 오디오 Signal들이 Audio Codec의 LINE Input에 연결되
어있다.
HPOUTR
HPOUTL
DF[15..0]
nLLA
nLUA
nXCRVEN
MIC2
ADDRESS & DATA
LATCH
MICBIAS
ADDRESS Decoder
SPKR
nCS2
SPKL
DOUT
BITCLK
DIN
AC97_DOUT
AC97_BITCLK
AC97_DIN
AC97_SYNC
AC97_RESET
SYNC
RESET
DMB
LINE_L
LINE_R
PXA320
Audio
EAR JACK
MIC JACK
세부장치
 UART
 X-Hyper320TKU는 Internal 3 Port, External 4 Port로 총 7 Port
의 UART를 지원
 Internal 중 Standard UART는 Debug용으로, FF UART는 Full
UART용으로, BT UART는 GPS 전용으로 설계
 External 4 Port 중 Port A는 BLUETOOTH(Bluetooth Module 바
로사용가능)전용으로, Port B는 IrDA전용으로, 나머지 2 Port는
Connector로 구성 되어있다.
세부장치
 UART
UART Control
0x1090_0000
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS & DATA
LATCH
nCS2
ADDRESS Decoder
D0
D1
D2
D3
D4
D0 Q0
D1 Q1
D2 Q2
D3 Q3
D4 Q4
RX
TX
BTTXD
BTRXD
RX
Debug
UARTA_ON_OFF
(BLUETOOTH)
IrDA_SC
GPS_onoff
CPU Module
CSA :0x10A0_0000
CSB :0x10B0_0000
CSC :0x10C0_0000
CSD :0x10D0_0000
GP9/INTA
GP10/INTB
GP13/INTC
GP14/INTD
STDTXD
STDRXD
GPS
TX
nCSA
nCSB
nCSC
nCSD
INTA
INTB
INTC
INTD
nIOR
nOE
16C554
nIOW
nWE
CPLD
ON_OFF
Fulll UART
GP111/BTTXD
GP110/BTRXD
GP107/STDTXD
GP108/STDRXD
Fulll Signal
BTTXD
BTRXD
STDTXD
STDRXD
FFUART
세부장치
 DMB
 CTX305R DMB는 Interface가 SPI로 되어 있으며, Control
Interface와 Data Interface로 분리되어 있다.
 DMB를 제어하기 위한 기본 Control Signal들은 CPLD에서 출
력이 이루어지며, 각각의 Chip Select에 SPI 라인은 브릿지 되어있
다.
세부장치
 DMB
DMB Control
0x1080_0000
DF[15..0]
nLLA
nLUA
nXCRVEN
ADDRESS & DATA
LATCH
ADDRESS Decoder
D3
D4
D3
D4
Q3
Q4
CTX_nRESET
CTX_BB_PWR_DN
nCS2
GP86
GP93/SSP4_SCLK
GP95/SSP4_TXD
GP96/SSP4_RXD
Control_nCS
Control_CLK
Control_MOSI
Control_MISO
DATA_nCS
DATA_CLK
DATA_MOSI
DATA_MISO
GP75
INT
GP101
I2S Audio
DMB
PXA320
DMB(CTX305R)
세부장치
 PMIC
 X-Hyper320TKU는 각각의 디바이스들을 ON/OFF 할 수 있도
록 설계되어있다. 이는 CPLD에서 담당하며, CPLD의 ON/OFF 동
작에 의해 각각의 디바이스들로 전원이 공급된다.
Power Control
0x1000_0000
DF[15..0]
nLLA
nLUA
nXCRVEN
POWER_EN_sig
nCS2
ADDRESS & DATA
LATCH
ADDRESS Decoder
CPU Module
DATA[0]
DATA[1]
DATA[2]
DATA[3]
DATA[4]
DATA[5]
DATA[6]
DATA[7]
DATA[8]
DATA[9]
DATA[10]
DATA[11]
DATA[12]
DATA[13]
DATA[14]
DATA[15]
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
Q13
Q14
Q15
CPLD
DM9000E1_PWREN
DM9000E2_PWREN
LCD_PWREN
LCD_BL_PWREN
VGA_PWREN
AUDIO_PWREN
USBH_PWREN
NET2272_PWREN
GL850_PWREN
IDE_PWREN
WLAN_PWREN
CAM_PWREN
DMB_PWREN
MMC_ON
UART_PWREN
세부장치
 CMOS Camera
 X-Hyper320TKU에서는 CMOS Camera와 DMB Module에서
CIF Interface를 입력 받는다.
회로 설계상 두 개는 동시에 사용이 불가능하고 한 개씩 디바
이스만 사용이 가능하다. 따라서 Buffer Gate를 사용하여 Select
할 수 있도록 설계되어있다.
세부장치
 CMOS Camera
CMOS Control
0x1080_0000
DF[15..0]
nLLA
nLUA
nXCRVEN
nCS2
ADDRESS & DATA
LATCH
ADDRESS Decoder
D0
D1
D2
D0
D1
D2
Q0
Q1
Q2
CMOS
RESET
nOE
CIF_DD[9..0]
GP62/FV
GP61/LV
GP63/PCLK
GATE
CIF_DD[7..0]
VSync
HSync
PCLK
nRESET
nOE
CPU Module
CIF_DD[7..0]
GATE
PCLK
GP82/SCL
SCL
GP80/SDA
SDA
DMB