Transcript 8051기반의 음성 인식 프로세서 설계 Chang-Min Kim and Soo-Young Lee

8051기반의
음성 인식 프로세서 설계
Chang-Min Kim and Soo-Young Lee
Brain Science Research Center and
Department of Electrical Engineering and Computer Science
Korea Advanced Institute of Science and Technology
디지털 음성 인식 프로세서(1)

실시간 음성 인식 프로세서

인텔8051프로세서 채택(범용성)



12 MHz 동작 : 1.93 MIPS
하드웨어 특징 추출(16채널)
고속 인식을 위한 인식 가속기


50 단어 시 20 ms 이내 인식 결과 출력
인식률 95% 이상
디지털 음성 인식 프로세서(2)




Hynix 0.35 공정
패키지 형태 : 64-TQFP
내부 메모리 : 128x12, 256x8, 2048x8
AGC, A/D, D/A 내장



12KHz, 12 bit A/D
12Khz, 8 bit D/A
인식을 위한 특수 레지스터



특징 추출 레지스터
인식 가속 레지스터
인식을 위한 효율적인 구조
AGC A/D
D/A
CM8051
2048x8
256X8
128X12
디지털 음성 인식 프로세서(3)
CM8051 블록도 및 I/O 구성도
D[7:0]
MOUT
AOUT
VG2
VDA
VSA
EXO
DAO
FCLK
SCLK
DO
DI
59
58
57
56
55
54
53
52
51
50
49
46
D5
P1.3
P1.4
4
5
45
44
D4
D3
P1.5
P1.6
Vss
P1.7
6
7
8
9
43
D2
42
41
40
D1
D0
Vdd
RXD
P3.0
10
39
A0
TXD
P3.1
11
38
A1
INT0
INT1
P3.2
P3.3
12
13
37
36
A2
A3
T0
P3.4
P3.5
14
15
35
A4
34
A5
P3.6
16
33
A6
P1.0-P1.7
PORT(P1)
26
27
28
29
30
31
32
Vss
A13
A14
A15
PSEN
RST
A7
WR
23
24
25
T1
ESR-700
22
SFR (128 Byte)
VGP
VGM
3
A12
directly/indirectly
addressable data
memory (256Byte)
VCM
D6
P1.2
Vdd
XTALO
XTALI
PORT(P3)
D7
47
RD
P3.6-P3.7
CPU
Interrupt Control
P3.0-P3.5
48
2
Internal xRAM
(Low 2KB of External
Data Memory)
Speech Feature
Extractor
Timer0
Timer1
1
P1.1
20
21
Clock
Control
P1.0
Analog Control
A10
A11
DAC
19
12.288 Mhz
ADC
A9
DAO
61
60
WR
AOM
RD
62
PSEN
AOP
Recognition
Accelerator
63
AOUT
External
Memory
Interface
64
MOUT
18
VG2
PRE-AMP
& AGC
17
VGM
A[15:0]
EXO
A8
VGP
P3.7

디지털 음성 인식 프로세서(4)
기본 구성 회로도
To speaker amp.
1u
80p
22K
150p
150p
110K
110K
300K
100p
100p
100p
22K
INPUT MIC
10u
1u
2.2K 3.3K
VDD
30K
VDA
AOP
AOM
VCM
VGP
VGM
MOUT
AOUT
VG2
VDA
VSA
EXO
DAO
FCLK
SCLK
DO
DI
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
10u
1n
100n
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
Vss
P1.7
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
D7
D6
D5
D4
D3
D2
D1
D0
Vdd
A0
A1
A2
A3
A4
A5
A6
ESR-700
Vdd
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
P3.7
A8
A9
A10
A11
A12
Vdd
XTALO
XTALI
Vss
A13
A14
A15
PSEN
RST
A7
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
VDD
VDD
1u
12.288Mhz
100K
Vss
27p
0.1u
27p

48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
D7
D6
D5
D4
D3
D2
D1
D0
OE
ROM
A15
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
ICA 기술에 기반한 잡음 제거
프로세서(1)

Adaptive Noise Canceling
Speech
+
Noise
+
W
Noise
Weight update rule
w j k    ut n j t  k 
 sign [ut ]  sign [n j t  k ]
ICA 기술에 기반한 잡음 제거
프로세서(2)

MIC
ANC Architecture with 1024 delay tabs
MAC
ROOT
MAC
SUB0
MAC
SUB1
convolution
buffering
update
NOISE
MAC
Buffer : 512 x 12
Weight : 512 x 14
ICA 기술에 기반한 잡음 제거
프로세서(3)

FPGA를 이용한 시스템 구현




ALTERA APEX EP20K600EBC
12 MHz OSC
12 KHz, 12 bit A/D
2048x12 bit 메모리 필요
< Without ANC >
< With ANC >
ICA 기술에 기반한 잡음 제거
프로세서(4)

Multi-Channel Architecture
u1
MAC
(W12)
MAC
(W13)
MAC
(W14)
MAC
(W21)
u2
MAC
(W23)
MAC
(W24)
MAC
(W31)
MAC
(W32)
u3
MAC
(W34)
MAC
(W41)
MAC
(W42)
MAC
(W43)
u4
convolution
buffering
update
향후 연구 계획

잡음에 강한 음성 인식 프로세서

One-Chip Solution





ICA 기술에 기반한 잡음 제거
잡음에 강인한 특징 추출
음성 인식에 효율적인 구조
저전력 소모
다양한 응용 분야를 위한 범용성