Transcript Livelli layout e circuitale

Calcolatori Elettronici
LIVELLI LAYOUT E
CIRCUITALE
(brevi cenni non richiesti all’esame)
Massimiliano Giacomin
1
LIVELLI HARDWARE: LAYOUT
istruzioni macchina, …
ISA
Livello
funzionale
Reti logiche:
registri, ALU, MUX…
Livello
logico
Porte logiche:
NOT, AND, …
Livello
circuitale
Organizzazione di
componenti per
implementare ISA
Modelli logici:
si parla di variabili,
valori… binari!
Modelli elettronici:
si parla di
tensioni, correnti, ecc.
Transistor
Livello
del layout
Modelli fisici: si parla di
dimensioni fisiche,
materiali, ecc.
2
Il transistor a effetto di campo MOS
Se il gate è polarizzato negativamente, si crea un canale
di portatori positivi
[CONCETTO DA APPROFONDIRE IN ALTRI CORSI!]
3
LIVELLI HARDWARE: CIRCUITALE
istruzioni macchina, …
ISA
Livello
funzionale
Reti logiche:
registri, ALU, MUX…
Livello
logico
Porte logiche:
NOT, AND, …
Livello
circuitale
Organizzazione di
componenti per
implementare ISA
Modelli logici:
si parla di variabili,
valori… binari!
Modelli elettronici:
si parla di
tensioni, correnti, ecc.
Transistor
Livello
del layout
Modelli fisici: si parla di
dimensioni fisiche,
materiali, ecc.
4
•  Il “mattone fondamentale” è il transistor, di cui si conoscono
le proprietà elettriche (determinate dal livello fisico)
•  Collegando i transistor si ottengono le “porte logiche” elementari
- a questo livello: da tensione agli ingressi → tensione in uscita
- per convenzione:
tensione “alta”: 1, tensione “bassa”: 0 (o viceversa)
⇒ interpretata a livello superiore,
la porta realizza una “funzione logica”
5
L’idea di base: Inverter (la porta logica NOT)
Simbolo della porta
Tabella di verità
(a livello logico)
6
L’idea di base: la porta logica NAND
7
L’idea di base: la porta logica NOR
8
APPROFONDIMENTO SU LIVELLO DEL LAYOUT
•  Dalla materia
ai transistor
[ silicio (semiconduttore) + impurità]
[ si comportano come “interruttori”
comandati elettricamente]
•  A questo livello si considerano le proprietà fisiche della materia
(incluse le dimensioni in gioco) che determinano le proprietà
elettriche (utilizzate al livello superiore)
•  Obiettivo principale: aumento della densità di integrazione
(minima lunghezza gestibile dell’ordine dei 50 nm)
- diminuzione tempi di transizione dei gate (aumento velocità!)
- riduzione del consumo (potenza dissipata):
limite strutturale all’aumento delle frequenze!
9
L’evoluzione: legge di Moore
DRAM CHIP
•  Capacità (#transistor) raddoppia ogni 18-24 mesi
10
Il processo di fabbricazione di circuiti integrati
11
Fotolitografia
12
Note ai lucidi precedenti
•  Il circuito integrato è realizzato su un substrato di materiale
semiconduttore (es: silicio), detto wafer
•  Il wafer viene drogato nelle zone attive dei dispositivi (zone p e n)
•  Realizzazione successiva di vari strati, es:
- strati isolanti sottili
- strati isolanti di ossido
- strati metallici per i collegamenti
•  Ogni strato / drogaggio realizzato mediante fotolitografia
- deposizione di materiale fotosensibile (resist)
- allineamento wafer-maschera (su cui è disegnata la geometria)
- esposizione raggi UV
- sviluppo (rimozione resist indesiderato)
- trattamento chimico del materiale (es: drogaggio)
13
Esempio di layout: AMD Barcelona
NB: dimensioni in gioco anche sotto i 50 nm (50*10-9 m) !!!
14
APPROFONDIMENTO SU LIVELLO CIRCUITALE
•  Esistono molte famiglie logiche che corrispondono a modalità
diverse di realizzazione sulla base di:
- transistor utilizzato (es. BiPolar, MOSFET, ecc.), e
- modo di utilizzare i transistor (collegandoli tra loro)
•  Una famiglia logica:
- implementa un insieme di porte logiche elementari
- è caratterizzata da diversi parametri elettrici
(tensione e corrente alimentazione, livelli di tensione e corrente
di input/output, tempi di commutazione, fan-out, potenza
dissipata, immunità al rumore, ecc.)
15
Famiglia logica CMOS
•  Problema dei semplici circuiti precedenti: flusso di corrente
(dissipazione di potenza) anche in uno stato “stabile”
•  La famiglia logica CMOS (Complementary MOS, utilizza MOSFET)
dissipa potenza (idealmente) solo durante la transizione tra uno stato
e l’altro (dipende dalla frequenza) + permette maggior densità
di integrazione ⇒ preponderanza nei calcolatori
Es: CMOS inverter
V+
IN
OUT
V16
Potenza dissipata con tecnologia CMOS
Power = Capacitive load × Voltage 2 × Frequency
la tendenza
cost. o
diminuisce
5V → 1V
aumenta…
Potenza dissipata: limite strutturale all’aumento della frequenza!
17