锁相环路法

download report

Transcript 锁相环路法

Slide 1






线




















13.3.1 脉冲控制锁相法
13.3.2 采用吞脉冲可变分频器
的频率合成器

13.3.3 间接合成制加减法降频
(模拟锁相环路法)
13.3.4 间接合成制除法降频
(数字锁相环路法)


Slide 2






线




















在锁相环路的鉴相器中进行相位比较的两个
频率应该是相等的。但通常参考晶振频率是固定
值,而频率合成器所需输出的频率(即VCO的频
率) 则是多个数值的。 为了使这二者的频率在
鉴相器处相等,以便比较它们的相位,大致可以
有以下几种方法:脉冲控制锁相法、模拟锁相环
路法与数字锁相环路法。


Slide 3






线
脉冲控制锁相法是利用参考晶振频率的某次谐波(通过脉

》 冲形成电路来获得)与VCO频率在鉴相器中相比较。


















图13.3.1 脉冲控制锁相法

End


Slide 4






线




















PN  A

( 单 周 期 ) 脉 冲 个:


(N  A ) P

(低电平)脉冲个数:

P 1

(高电平)脉冲个数:

NA

(P 1) A

(高电平 ) 脉冲个数:

图13.3.2 脉冲控制锁相法


Slide 5






线




















图13.3.3 吞脉冲可变分频器方框图

End


Slide 6






线




















图13.3.4 多环式减法降频间接合成法示例


Slide 7






线




















图13.3.3 单环式减法降频间接合成法示例

End


Slide 8





应用数字逻辑电路把VCO频率一次或多次降低至鉴相器频率

线 上,再与参考频率在鉴相电路中进行比较,所产生的误差信号用

》 来控制VCO的频率,使之锁定在参考频率的稳定度上。


















图13.3.6 间接合成制除法降频基本原理


Slide 9






线




















图13.3.7 压控振荡频率>10MHz时的除法降频方案


Slide 10






线




















图13.3.8 某通信机所用的单环数字频率合成器方框图


Slide 11






线




















图13.3.9 双环数字式频率合成器的例子方框图


Slide 12






线




















图13.3.10 三环数字式频率合成器的例子方框图


Slide 13






形式
线
路 项目

( 频率稳定度





肃 波道间隔






育 杂波电平




表13.3.1 各种频率源的性能对比
LC 振荡器

晶体振荡器 频率直接 锁相环路
漂移抵消
合成器
频率合成器 法合成器

不优于10-5

10-6~10-7
有的10-9

同晶体

同晶体

短波不小于 任意,但受 可很小, 短波可达
20kHz,超 晶体数目的 短波可达 100 Hz,甚
100 Hz, 至1Hz,
短波不小于 限制
50 kHz
但受复杂 超短波25
性的限制 kHz
较小



比较大,
与频率范
围、波道
数、滤波
器等有关

-40~-
60dB

同晶体

可很小,
但也受复
杂性的限


带内小于
-50dB
带外小于
-110dB


Slide 14






表13.3.1
线
形式 LC 振荡器

》 项目


第 相位抖动



) 功率消耗


体 积



编 技术复杂
简单
程度

波道间隔受

度盘刻度与

附 注

频率稳定度

的限制



各种频率源的性能对比(续)
晶体振荡器 频率直接
合成器

锁相环路频
率合成器

漂移抵消
法合成器





5o ~ 15o







数瓦

较大





集成电路化
可以小型化

较大

简单

较复杂

较复杂

复杂

对滤波器
的要求严


适用于
数字化

适用于有
冲击振动
的条件下

适用于波道
数少的场合

End