ソフトウェア基礎技術研修
Download
Report
Transcript ソフトウェア基礎技術研修
算術論理演算ユニットの設計
小テスト問題
小テスト問題:算術論理演算ユニットの設計
1ビット全加算器の論理回路を求めよ(簡単化する事).ただし,
NOTゲート,2入力ORゲート,2入力ANDゲート,2入力XOR
ゲートのみ使用してよい.
a
b
cin
(キャリー・イン)
1ビット
全加算器
+
(和)
s
cout
(キャリー・アウト)
九州大学工学部電気情報工学科
小テスト問題:算術論理演算ユニットの設計
1ビット全加算器の論理回路を求めよ(簡単化する事).ただし,
NOTゲート,2入力ORゲート,2入力ANDゲート,2入力XOR
ゲートのみ使用してよい.
解答例
積和標準形
真理値表
x y cin
s
0
0
0
0
1
1
1
1
0
1
1
0
1
0
0
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
cout
s x y cin x y cin x y cin x y cin
cout x y cin x y cin x y cin x y cin
0
0
x y カルノー図(s)
0
x y カルノー図(cout)
1 cout 00 01 11 10
cout 00 01 11 10
0
0
1
1
0
1
1
1
1 1
1 1 1
1
1
cout x y y cout x cout
1s x ( y cin y cin ) x ( y cin y cin )
x ( y cin ) x ( y cin ) x y cin
九州大学工学部電気情報工学科
小テスト問題:算術論理演算ユニットの設計
1ビット全加算器の論理回路を求めよ(簡単化する事).ただし,
NOTゲート,2入力ORゲート,2入力ANDゲート,2入力XOR
ゲートのみ使用してよい.
解答例
x
y
cin
x・y
x
y
cin
x・y
cout
(x⊕y)cin
cout
x・cin
y・cin
s x y cin
s
x⊕y
s
cout x y cin x y cin x y cin x y cin
cin ( x y x y) x y(cin cin )
cin ( x y) x y
九州大学工学部電気情報工学科
Created by Koji Inoue, 2005 (R1.00)
九州大学工学部電気情報工学科