Transcript コンピュータ分野のロードマップ コンピュータ技術戦略検討WG委員長

電子・情報技術ロードマップ成果報告会
2005.5.11
コンピュータ分野のロードマップ
コンピュータ技術戦略検討ＷＧ委員長
早稲田大学理工学部
コンピュータ・ネットワーク工学科
笠原博徳
コンピュータ技術戦略検討ＷＧ
＜委員長＞
笠原 博徳 早稲田大学 理工学部コンピュータ・ネットワーク工学科 教授
＜委員＞
雄城 嘉史 富士通（株）サーバシステム事業本部IAサーバ開発統括部 プロジェクト部長
清水 徹 （株）ルネサステクノロジ システムソリューション統括本部
システムコア技術統括部 統括部長
千葉 滋 東京工業大学大学院 情報理工学研究科 数理・計算科学専攻 助教授
中田登志之 日本電気（株）インターネットシステム研究所 研究統括マネージャー
松岡 聡
東京工業大学 学術国際情報センター 教授
横川三津夫 （独）産業技術総合研究所 グリッド研究センター 副研究センター長
＜執筆協力＞
大久保 栄 早稲田大学 理工学研究科情報ネットワーク専攻 客員教授
喜連川 優 東京大学 生産技術研究所 教授
橋田 浩一 （独）産業技術総合研究所 情報技術研究部門 副研究部門長
山名 早人 早稲田大学 理工学部コンピュータネットワーク工学科 教授
ロードマップ項目
コンピュータ分野（Ⅰ．産業競争力比較）
１． サーバの市場規模、市場シェア
汎用コン ピ ュータ
サーバ
ＰＣサーバ
（Ｍ＄）
25,000
＜サーバ市場シェア＞
出荷台数 （’03/1Q）
20,000
その他 29%
HP 29%
15,000
10,000
Sun 5%
5,000
IBM 15%
Dell 20%
0
02
03
04
05
出典：IDC ’03/12
◆サーバマーケット全体は、ほぼ横ばいの状況。汎用
コンピュータが減少する一方、ＰＣサーバが伸長。
出典：Gartner ’03/4
◆ヒューレットパッカード、デルを中心に海外勢が
市場を席巻。
２． ＰＣの市場規模、市場シェア
＜ＰＣ市場シェア＞
（Ｍ＄）
150,000
デスクトップ
ポータブル
出荷台数（’03）
Dell 15%
100,000
HP 14%
IBM 5%
50,000
その他 59%
富士通/Simens
4%
東芝 4%
0
02
03
04
05
06
07
08
出典：NOMURA ’03/11
◆価格の下落が激しいため、出荷金額は減少傾向にある。
出典：Gartner ’04/1
◆デル、ヒューレットパッカード、ＩＢＭで市場シェアの３
４％を確保している。
スーパーコンピュータ,
サーバー, PCクラスタ
分野構造
スーパーコンピュータ
科学技術計算用サーバー
評価パラメータ
処理速度
（FLOPS）
高信頼化技術
ハイエンドサーバー
２００７
２００８
１ＰFLOPS
(Cellベース　Zebra)
360TFLOPS
(Blue Gene/L)
２０１０
3～10ＰFLOPS
（HPCS:
アプリケーション性
能１ＰFLOPS)
１ＰFLOPS (Blue
Gene/P)
HW障害完全検出
冗長による継続
運転
２００９
プラットフォーム
（OS、ハード）
障害完全隠蔽
256
512
1024
モジュール間インターコネクト
1GHz
5GHz
10GHz
TPC-C：3MtmpC
可用性：99.999％
TPC-C：8MtmpC
可用性：99.999％
TPC-C：30MtmpC
可用性：99.9999％
Multiple
10CPU/U
消費電力：30W/U
高機能ブレードサーバ
（上位サーバとの中間領域）
高集積小型化、低消費電力
化
高密度・低消費電力サーバ
(ブレードサーバ・PCクラスタ)
２００６
スケーラビリティ
（メモリ共用プロセッサ数）
トランザクション処理能力
可用性
サーバー、PCクラスタ
２００５
１００TFLOPS
(ASCI、ＳＧＩ)
PCクラスタの規模：大規模ク
ラスタ・(パーソナル)デスクサ
イドクラスタ
TPC-C：1MtmpC
可用性：
99.999％
Dual
CPU Core搭載
20CPU/7U
消費電力：280W
CPU Core対応
小型化：78CPU/U
消費電力：30W/
Ｕ
大規模クラスタ
大規模クラスタ
2000-4000CPU 4000-10000CPU
20-60TFlops
10-20TFlops
(デュアルコア化)
デスクサイドクラス デスクサイドクラス
タ
タ
32-80プロセッサ 64-160プロセッサ
2-4CPU/1U
300-600GFlops
160-400GFlops
4-8CPU/1U
(デュアルコア化)
インタコネクト
1-10Gbps
1Gbps = GigE,
4Gbps = Myrinet,
10Gbps =
Infiiband, Quadrix
ミドルウェア・テクノロジ
マネジメント・
SSI・RAS
高速化　10-40Gbps
10Gbps = Infiniband,
10GigE
40Gbps = Infiniband
8-16x
大規模高信頼性・マ
ルチコア最適化・グ
リッドとの融合
大規模クラスタ
16000040000CPU
80-250TFlops
(マルチコア化)
大規模クラスタ
60000-100000CPU
300TFlops-2PFlops
(マルチコア化・ベクトル化・
高密度化)
デスクサイドクラスタ
200-500プロセッサ
1TFlops-2TFlops
12-32CPU/1U
(省電力・高密度化)
デスクサイドクラスタ
500-1000プロセッサ
3TFlops-10TFlops
24-100CPU/1U
(超省電力・超高密度化)
省電力インタコ
ネクト (1040Gbps、1-5W/
ノード)
超省電力インタコ
ネクト (100GBps,
1W/ノード以下)
大規模自律構成・
HW/SW省電力化
超大規模自律構
成・HW/SW超省電
力化
２０１１
２０１２
２０１３
２０１４
スーパーコンピュータ・ピーク性能
Earth Simulator
(http://www.es.jamstec.go.jp/)
• Earth Environmental simulation like Global Warming,
El Nino, PlateMovement for the all lives onr this planet.
•Developed in Mar. 2002 by STA (MEXT) and NEC with
400 M$ investment under Dr. Miyoshi’s direction.
(Dr.Miyoshi: Passed away in Nov.2001. NWT, VPP500, SX6)
4 Tennis Courts
Mr. Hajime Miyoshi
40 TFLOPS Peak (40*1012 )
35.6 TFLOPS Linpack
Architecture of Earth Simulator
•5120 Single Chip Vector Processors: 8processor SMP node * 640
•Inter node crossbar : Bi-Sect. Band Width: 16GB/s*2*320=10TB/s,
1800 miles of copper cable
• Distributed shared
memory
Processor Board (0.15um CMOS)
Memory Board (512MB FPLRAM)
現時点での世界最速コンピュータ
（低消費電力マルチコアプロセッサベース）
IBM BlueGene/L　Lawrence Livermore National Laboratory2005/04稼動予定
低消費電力チップマルチプロセッサ
をベースとしたスパコン
65,536-プロセッサチップ
（128Kプロセッサ
360TFLOPS
＝毎秒360兆回の
キャビネットあたり
1024プロセッサチップ　浮動小数点計算）
１プロセッサチップ上に２プロセッサ集積
5
プロセッサ内蔵SoC
分野構造
評価パラメータ
ハイエンド
動作周波数、ベンチマーク
低消費電力
アプリケーション
アクセラレータ
２００６
２００７
２００８
２００９
２０１０
２０１１
２０１２
２０１３
CPU: 8GHz
3000
specint2000
CPU: 15GHz
6000
specint2000
CPU: 19GHz
9000
specint2000
CPU: 50MHz
1GIPS, 100mW
CPU: 1GHz
2GIPS, 100mW
CPU: 2GHz
4GIPS, 50mW
CPU: 4GHz
10GIPS, 50mW
ハイエンド
1GHz
8GMACs
ハイエンド
3GHz
24GMACs
ハイエンド
5GHz
40GMACs
ローパワー
500MHz
500MMACs, 30mW
ローパワー
1GHz
1GMACs, 20mW
CPU: 3GHz
1500
specint2000
Dual
CPU Core搭載
汎用プロセッサ
プロセッサ内蔵SoC
(System on Chip)
２００５
動作周波数、命令数、消費電
力
DSP
MOPS、消費電力
メディア
プロセッサ
GIPS、GOPS、消費電力、
SIMD数
ネットワーク
プロセッサ
GOPS、処理性能
グラフィック
プロセッサ
処理ポリゴン数、
処理浮動小数点演算数
コンフィギュラブル・
リコンフィギュラブ
ル・プロセッサ
チップマルチプロセッサ
チップ内インタコネクト
プロセッサ・エレメント数、
演算性能、
主な適用分野
ローパワー
200MHz
200MMACs, 30mW
2GIPS, 20-30GOPS,
100mW, 16 SMID
100GOPS
40Gbps
400Mポリゴン
200GFLOPS
演算アレイ
200PE
30GOPS
500GOPS
100Gbps
800Mポリゴン
1TFLOPS
3.2Gポリゴン
4TFLOPS
演算アレイ
400PE
120GOPS
演算アレイ
800PE
240GOPS
画像・メディア処
理
音声・通信処理
プロセッサ数/チップ
バンド幅
4GIPS, 40-60GOPS,
50mW, 32 SMID
16プロセッサ
メディア複合処理
64プロセッサ
64Gbps
256Gbps
1024Gbps
Embedded
Memory Bus
1Tbps
Embedded
Memory Bus
4Tbps
Embedded
Memory Bus
16Tbps
２０１４
デジタル民生機器の市場規模
W/W市場規模
16兆円
携帯電話
14兆円
市
場 12兆円
規
模
（
出 2兆円
荷
額 1.5兆円
）
薄型ﾃﾚﾋﾞ
ﾃﾞｼﾞﾀﾙｶﾒﾗ
ﾃﾞｼﾞﾀﾙﾋﾞﾃﾞｵ
1兆円
DVDﾚｺｰﾀﾞ
5千億円
ｶｰﾅﾋﾞ
0
`02
`03
`04
`05
`06
IBM Power4 Chip Multiprocessor
http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/power4.html
J. M. Tendler, J. S. Dodson, J. S. Fields, Jr., H.
Le, and B. Sinharoy,
" POWER4 system microarchitecture",
IBM Journal of Research and Development, Vol46,
No. 1, 2002
IBM pSeries690 RegattaH
•
Up to 16 Power4: 32 way SMP Server
–
–
–
L1(D) : 64 KB (32KB/processor, 2 way assoc.), L1(I): 128 KB (64KB/processor, Direct map)
L2 : 1.5 MB (shared cache with 2 procs., 4~8 way assoc.)
L3 : 32 MB (external, 8 way assoc.) [x 8 = 256 MB]
GX
Sl ot
Mem
Slot
GX
Slot
Mem
Slot
Mem
Slot
L3 L3
L3 L3
GX
L3 L3
P
L3 L3
P
P
L2
P
P
P
P
P
P
P
MCM 1
P
P
P
P
P
GX
P
P
P
L3 L3
P
L2
GX
L3 L3
P
L2
P
P
L2
GX
L3 L3
P
GX
MCM 0
P
L3 L3
P
GX
L2
GX
GX
L3 L3
GX
Sl ot
L3 L3
P
L2
L2
L2
GX
L3 L3
P
L2
L2
L2
GX
Mem
Slot
P
L2
L2
L2
GX
Mem
Slot
P
Mem
Slot
GX
MCM 3
P
L2
GX
L3 L3
P
L3 L3
GX
MCM 2
P
L3 L3
GX
L2
GX
L3 L3
L3 L3
Mem
Slot
GX
Slot
Mem
Slot
Four 8-way MCM Features Assembled into a 32-way pSeries 690
http://www-1.ibm.com/servers/eserver/pseries/hardware/whitepapers/p690_config.html
IBM @server pSeries690 Configuring for Performance
携帯電話向けｱﾌﾟﾘｹｰｼｮﾝﾌﾟﾛｾｯｻ：MP211
快適なインターネット・アクセス環境をモバイル機器で
ねらい
デジタル放送、高性能ダウンロードアプリなどを携帯電話で実現
するための高速低電力アプリケーションプロセッサ
MP211(’04発表)
-130nm
-8.9mm角
成果／革新性
HW
DSP
・オンチップ並列処理（タスク並列型）
ARM926(200MHz)×3, DSP(200MHz),
ネットワーク
Graphics Engine, Image Processor,
サービス
基本機能 追加機能
Security Engine
ゲーム
ゲーム
ビジネス
・マルチコア仮想化ソフトウェア
アクセラ 携帯
DTV
ゲーム
DTV
ゲーム
DTV
ゲーム
電話
レータ
・高性能バスアーキテクチャ
Multi-Core Abstraction Layer
・電源制御による低電力化
Linux
Linux
Linux
・ﾃﾞｼﾞﾀﾙ放送のようなリアルタイム
CPU
CPU
CPU
処理をCPU分離し、性能確保
セキュアゲート
・ダウンロードアプリをCPU分離
することによるセキュリティ確保
FR-Vマルチコアプロセッサ
FR550 VLIW プロセッサコア
FR-Vマルチコアプロセッサ
FR550
core
Local
BUS IF
FR550
ｃore
DMA-I
DMA-E
高速接続機構
(クロスバ）
FR550
core
I-cache
32KB
Mem.
Cont.
外部
メモリ
Mem.
Cont.
外部
メモリ
D-cache
32KB
整数演算ユニット
命令 0
命令 1
命令 2
命令 3
GR
命令 4
命令 5
命令 6
命令 7
FR
メディア演算ユニット
FR550
core
IO
Chip
コア1
コア2
コア1
コア2
×
スイッチ スイッチ
高速外部入出力バス
•メモリバス： 64bit x 2ch / 266MHz
•システムバス： 64bit / 178MHz
(周波数は現FR-Vの２倍）
メモリ
メモリ
バス接続
メモリ
メモリ
クロスバ接続
（本プロセッサ）
FR-Vチップ写真/諸元
FR550
プロセッサ
コア
SDRAM
コントローラ
FR550
プロセッサ
コア
内部DMA
コントローラ
システムバス
コントローラ
FR550
FR550
外部DMA
プロセッサ コントローラ プロセッサ
コア
コア
方式
１チップ・マルチプロセッサ
（４プロセッサコア内蔵)
プロセッサコア
8並列ＶＬＩＷ方式
32KB 命令＆データ分離キャッ
シュ方式
システムバス
64bit 178MHz
ピーク性能
8530MIPS / 8530MFLOPS /
51.2GOPS
プロセス
90nm CMOSテクノロジ
総トランジスタ
数
約8300万トランジスタ
クロック周波数
533MHz
電源
2.5V(外部)、1.2V(内部)
消費電力
3W
パッケージ
FCBGA 900pin
CELLプロセッサ概要 (1/2)
• Power Processor Element (PPE)
– PowerコアはOS及び制御集中タス
クを処理
– 2-wayマルチスレッド
• Synergistic Processor Element
(SPE)
– 8つのSPE が優位な演算性能を提
供
– Dual issue のRISCアーキテクチャ
– 128bit のSIMD型(16‐wayまで)
– 128 x 128bit General Registers
– 256KB Local Store
– 専用DMA engines
SPE
Synergistic Processor Elements for High (Fl)ops / Watt
SPU
SPU
SPU
SPU
SPU
SPU
SPU
SPU
LS
LS
LS
LS
LS
LS
LS
16B/cycle
LS
16B/cycl
e
EIB (up to 96B/cycle)
16B/cycle
16B/cycle
16B/cycle (2x)
PPE
L2
MIC
BIC
512KB
32B/cycle
PPU
L1
16B/cycle
32KB+32KB
従来の演算処理のためにVMXを持つ64bitのPower Architecture
Dual
XDRTM
RRAC
I/O
CELLプロセッサ概要(2/2)
• デュアルXDR DRAMチャネル
• 柔軟性のあるI/Oインターフェー
ス
– 複数のシステム構成が可能
– 2つの設定可能なインターフェース
– ２つのインターフェース間の柔軟性
のあるバンド幅
• Element Interconnect Bus
– リングバス
– 96B/cycle ピークバンド幅
Synergistic Processor Elements for High (Fl)ops / Watt
SPU
SPU
SPU
SPU
SPU
SPU
SPU
SPU
LS
LS
LS
LS
LS
LS
LS
16B/cycle
LS
16B/cycl
e
EIB (up to 96B/cycle)
16B/cycle
16B/cycle
16B/cycle (2x)
L2
MIC
BIC
512KB
32B/cycle
PPU
L1
16B/cycle
32KB+32KB
従来の演算処理のためにVMXを持つ64bitのPower Architecture
Dual
XDRTM
RRAC
I/O
チップ写真
90nm SOI technology with 8 levels of copper interconnects and one local interconnect layer
Cellが狙う製品戦略
30nmプロセス技術
人に優しい
人口知能実験環境
デジタル
機器
45nmプロセス技術
画像認識／高画質技術
ロボット
65nmプロセス技術
性
能
Codec
人口知能技術
Home Server
TV電話
人に優しいHuman I/F
AI百科辞典
エージェント
機能
Human I/F技術
高性能プロセッサ
高性能Computer Graphics
/Vision
HD DVD
デジタルTV
音声認識／合成技術
Computer Graphics／Vision
時間
リアルタイム
高度ネットワーク技術
21世紀はチップマルチプロセッサ(CMP)が市場を支配

組み込みプロセッサからスパコンまで
 チップマルチプロセッサ(CMP)
カーナビ, 携帯電話,ゲーム,デジタルTV,スパコン
Power5, Cell, Niagara, MP211, FR-V
 デスクトップ・ワークステーション(WS)
SGI Tezro, Sun Ultra80 4プロセッサWS
 スーパーコンピュータ
IBM Chip Multiprocessor (CMP)
Power 4 processor
１チップ上に２プロセッサ集積





地球シミュレータ：5120プロセッサ・
マルチプロセッサスーパーコンピュータ
地球シミュレータ: 現在世界最速40TFLOPS,
2002年3月完成, 5120ベクトルプロセッサ
IBM pSeries690: Power4ベース市販サーバ
IBM Blue Gene/L: 360TFLOPS 2005年4月稼働,
低消費電力CMPベース128Kプロセッサ
アプリケーションソフトの充実,短期間シス
テム開発,低コスト, 低消費電力, 高機能化が
市場競争力決定 <例>携帯電話,ゲーム,自動車
システムの実質性能、価格性能比、ソフト
ウェア生産性の向上を実現する自動並列化
コンパイラ協調型チップマルチプロセッサ
必要
システムソフトウェア
分野構造
評価パラメータ
汎用
信頼性、並列性能
２００５
２００６
256way 共有
メモリ 対応
(メモリ共有プ
ロセッサ数)
機能（チップ間、チップ内）
マルチスレッド
プロセッサ用
共有メモリ型マ
ルチプロセッサ
用
コンパイラ
チップマルチプ
ロセッサ用
２００８
512way共有メ
モリ 対応
オペレーティン
グシステム
組込み
２００７
1024 way 共有
メモリ 対応
スレッド数：並列動作するスレッド数、
way数：並列動作するプロセッサ数、 同種コア・チップ
コア数：チップ上に集積されるプロ マルチプロセッサ
セッサコアあるいはアクセラレータコ 用低消費電力・
並列化(4コア)
ア数、
ノード数：並列・分散動作するマシン
数
２０１１
２０１２
２０１３
２０１４
4K way 共有メ
モリ 対応
マルチコア対応
高信頼OS
マルチコア対応動的
再構成可能OS
SMP OS
異種OS混載
チップ内及びチチッ
プ間分散並列OS
マルチスレッドアー
キ用(64スレッド)
SMPサーバ用並
列化 （256way）
分散共有メモリ
サーバ用並列化
（256way）
異種コア・チップ
マルチプロセッサ
用低消費電力・
並列化(8コア)
同種コア・チップ
マルチプロセッサ
用低消費電力・
並列化(16コア)
異種コア・チップ
マルチプロセッサ
用低消費電力・
並列化(16コア)
SMPサーバ用並
列化 （1024way）
分散共有メモリ
サーバ用並列化
（2Kway）
同種コア・チップ
マルチプロセッサ
用低消費電力・
並列化(64コア)
異種コア・チップ
マルチプロセッサ
用低消費電力・
並列化(64コア)
分散共有メモリ
サーバ用並列化
（8Kway）
同種コア・チップ
マルチプロセッサ
用低消費電力・
並列化(256コア)
異種コア・チップ
マルチプロセッサ
用低消費電力・
並列化(256コア)
マルチ・チップマ
ルチプロセッサ
用（256Ｋway以
上)
システムソフトウェア
クラスタ及びグ
リッド用
２０１０
マルチコア対応
リアルタイム・低
電力OS
マルチスレッドアー
キ用(8スレッド)
並列度
２００９
クラスタシステム
用（64ノード）
GRID用
（64ノード）
クラスタシステム
用（256ノード）
GRID用
（256ノード）
クラスタシステム
用（2Kノード）
GRID用
（1024ノード）
GRID用
（4Kノード）
EJB 3.0 （軽量コンポーネ
ント・フレームワーク）
ミドルウェア
ソフトウェア・セキュリティ
機能、生産性、仮想化技術
実現可能システム
P2P対応ミドルウェア
単一マシン・レベル
仮想化
Web Service 規格
策定/対応ミドル
ウェア・開発環境
プラットフォーム・レ
ベル仮想化
セキュア・Web
サービス
セキュア・メール
国政選挙
オブジェクト指向開
発プロセスの普及
ソフトウェアエンジニアリング
生産性、信頼性、安全性、
見積もり精度
MDA (Model Driven
Architecture)　普
及
プロセッサ内蔵SoC向け
ソフトウェア・プラット
フォーム標準化
アスペクト指向開発普及
UML2.0 普及
UMLによる組込み
SoCのソフト・ハー
ド協調設計
ネットワーク分散
組込みシステム開
発
アドバンスト並列化コンパイラ技術
ミレニアムプロジェクトIT21（経済産業省,NEDO)
研究共同体:早大,富士通 ,日立, 産総研, 委託先：JIPDEC 期間： 2000.9.8 –2003.3.31
再委託：東工大、電通大、東邦大
背景と課題
①並列処理：PCからHPCまでのコア技術
②ITにおけるソフトウェアの重要性増大
性能
③価格性能比、使いやすさの達成が必須
理論性能曲線
カタログ性能)
(
目標
①価格性能比の向上
②実質性能の向上
③使い易さの向上
技術開発項目
①アドバンスト並列化技術の開発
②並列化コンパイラ性能評価技術の開発
本
技
術
開
発
開発目標： 実効性能の倍増
波及効果
実効性能曲線
伸びが鈍化
（実際にアプリケーションを
動作させた時の性能）
１９８０
１９９０
２０００
ＨＰＣの理論性能と実効性能の推移
年
①国際競争力の高い次世代ＰＣ、ＨＰＣの開発
②独創的自動並列化コンパイラ技術の実用化
③競争力に優れた次世代プロセッサ
チップの開発 （シングルチップ・
マルチプロセッサ開発）と市場獲得
④様々の分野での研究開発促進
IT,バイオ技術、デバイス技術開発、地球環境、
次世代VLSI設計、金融,気象予測、エネルギー、
宇宙航空開発、自動車開発、電子商取引
ミレニアムプロジェクトIT21
経済産業省/NEDO「アドバンスト並列化コンパイ
ラ」
APCコンパイラの最新並列コンピュータIBM pSeries690(16プロセッサ)上での性能
(5.3倍)
(4.9倍)
IBM XL Fortran Ver.8.1
APC compiler
(10.7倍)
(7.0倍)
逐次処理に対する速度向上率
概要
12.0
<リーダ>
早大 笠原博徳
<研究期間> 2000.9.8 –2003.3.31
10.0
<連携機関> 早大、日立、富士通、
産総研、日本情報処理開発協会等 8.0
<目標> 国内産業界の基幹ソフト
(5.1倍)
ウェア（並列化コンパイラ）技術 6.0
を、世界のトップに押し上げる。
4.0
<結果> IBM最新高性能サーバ
pSeries690 16プロセッサ上で世界
標準科学技術計算ベンチマーク に 2.0
対し、IBM最新コンパイラXL
0.0
Fortran Ver.8.1に比べ平均3.5倍、 プログラム名：
tomcatv
最大10.7倍の高速化に成功。
(3.4倍)
(3.0倍)
(4.4倍)
(3.0倍)
(1.8倍)
(1.8倍)
(1.0倍) (1.0倍) (1.0倍)
swim
su2cor hydro2d mgrid
applu
SPEC CFP95
turb3d
apsi
fpppp
wave5 wupwise swim
(1.0倍) (1.0倍)
mgrid
applu sixtrack
apsi
SPEC CFP2000
*各バーは、IBM社製最新コンパイラXL Fortran Ver. 8.1(青)とAPCが開発したコンパイラ(赤)による速度向上率（１プロセッサ使用時に対する速度向上率）を示す。
APCコンパイラの性能：
各計算の速度向上率を表す２本バーの内、
*グラフ中のカッコ内は、IBMコンパイラに比べAPCコンパイラが何倍処理速度を向上できたかを示している。
左（青）はIBMコンパイラ、右（赤）はAPCコンパイラによる性能。
評価
<世界からの評価> Stanford Univ. Univ. of Illinois, Purdue Univ. École des Mines de Paris
APCプロジェクトにより、高性能コンピュータ用のソフトウェアで日本が世界一。
<内閣府IT21評価助言会議>平成15年7月18日(評価抜粋) 「米国のこの分野のキーパー
スンからも評価されており、米国を凌駕する並列コンパイラ技術を構築した」
グリッド・コンピューティング
分野構造
評価パラメータ
グリッド基盤(ビジネス系・
e-Science系)
２００５
２００６
２００７
２００８
サイエンス・グ
リッド
３,０００CPU
10-30サイト
サイエンス・グリッ
ド
10,000CPU以上
30-100サイト
サイエンス・グリッ
ド
100,000CPU以上
100サイト以上
エンタープライ
ズ・グリッド
エンタプライズ
内
パートナーグリッド ASPグリッド
信頼できる グリッドサービスを
パートナー間 企業向けに実施
サービスグリッド
一般利用者を
対象とした
サービス開始
２００９
光グリッド
サイト間
1Terabit/s
グリッド・
コンピューティング
２０１１
２０１２
２０１３
セマンティック・グリッド/
Grid for Ambient Intelligence8(ユビキ
タス　グリッド
種別・規模
グリッドサービス
プローカー事業
グリッドサービスを
仲介するサービス
WSRF標準化
グリッド標準化
２０１０
GGF/OASISなどによる
標準制定
OGSA
Architechture
1.5
光グリッド
標準化
OGSA
Architechture
2.0
OGSA基本プロ
ファイル標準化
グリッドサービス
トレーディング標準化
OGSAサービス全
体標準化
WSRF実装
Globus 4.2
(Globus 4;.0, UniGridな
ど)
(オープンソースや商用化など
グリッド基幹ミドルウェアおよび
による)　実際のアベイラビリ
その技術
ティ
OGSAレファレン
ス実装(一部)
上位サービス層
標準化
アプリケーション
フレームワークミドル
OGSAレファレン
ス実装
NAREGIサイエンス ビジネスグリッド
グリッドミドルv.1
成果ミドル
NAREGIミドル
v.2
ユビキタス自律グ
リッド
100万ノード規模
ユーティリティグリッドサービス
マーケット
グリッドサービスにかかわるマーケッ
ト
セマンティックグ
リッド
標準化
ユーティリティ事業に向けた
標準または規格等
サービス取引単位
（SLA）規格化
グリッドサービス
マーケット基盤
高度なセキュリ
ティ
QoS/SLA
高度な資源管理
基盤
自律グリッド
基盤ミドル
光グリッド
基盤ミドル
セマンティックグ
リッド融合
ミドル
ユビキタス系との
融合
グリッドミドル
ペタスケール
グリッドミドル
完全に透過なユーティリティ
を実現する基盤ミドル
２０１４
アプリケーション・ソフトウェア
分野構造
評価パラメータ
情報検索対象データ規模
（Webページ数）
検索対象データの更新頻度
情報検索の多機能化
２００５
２００６
２００７
２００８
２００９
２０１０
２０１１
１１０億
１４０億
１７０億
３％／３ヶ月
６％／３ヶ月
９％／３ヶ月
１２％／３ヶ月
垂直サーチ・パーソナラ
イゼーション・ローカライ
ゼーション
ローカライゼー
ション（限定版）
２０１２
２０１３
２０１４
２００億
８０億
リアルタイム検索
信頼性に基づい
たサーチ
コンテキストセン
シティブサーチ
情報検索・データマイニング
コンセプトマイニン
グ（解析時間短
縮）
データマイニングアルゴリズム
非構造化データへの対応度
次世代Web
４０％以上の情
報への対応
企業名等限定
データへの対応
高機能化とユーザビリティ向
上
意味構造化によっ
てコンテンツの作
成を簡単にする
オーサリング支援
技術
オントロジー等によるWebの
意味構造化、ネットワーク解
析に必要な計算量
先進ストレージシ
ステム並びに
データベース データベース管
理系との融合
コンテンツ
６０％以上の情
報への対応
ヘテロサイト
センサー組込み
アノマリティ検出
局所復旧
グローバル復旧
アウトバンド仮想
高速プロビジョニング、
1ペタＢシステム
ストレージ管理
標準化
10ペタＢシステム
高性能化、多機能化、
高信頼化
大規模センサーデータ
ベース問い合せ
XMLを用いた認証、
権利データ管理に基
づく情報流通基盤
細粒度アクセス権
判定
センサーストリー
ムマイニング
ＡＰ連動
アプリケーション
融合
データベース融合
センサーストリー
ムデータベース
動的センサー情
報融合
認証データ統合
型
ＤＢＭＳ
認証付データ流
通
権利・課金
自動交渉
セマンティック
フィルタリング
制作
解像度、臨場感、適応性
環境適応
符号化
4000*2000
環境適応
フィルタリング
ユーザ適応
フィルタリング
8000*4000
配信
配信ネットワーク (HDTV品質)
配信システム
サーバ型放送
ホームネットワー
ク (DLNA)
無線LAN/PAN
アドホック
ネットワーク
アナログ放送
終了
管理
自動化度合、普及度合
メタデータ
準自動生成
ローカルな
DRM共通化
メタデータ
自動生成
少数企業の
DRM共通化
古典MD：数万原子
粒子系シミュレーション
科学技術計算
連続系シミュレーション
たんぱく質の電子状態計算
数100億自由度
20%
20倍
10%
9倍
ホモジニアス
ノブ縮小
８０％以上の情
報への対応
セマンティックWeb
電子メールやブロ エンタープライズシ
セマンティックWeb
グに代わるセマン ステム、B2B、B2C P2Pのセマンティッ とユビキタスコン とソフトウェア工学
ピューティングの
クWebサービス
ティックWebベース でのセマンティック
との融合
Webサービス
融合
のグループウェア
Webサービスの標
準化（BPEL4WS、
OWL-Sなど）
5%
4倍
超高スループット
トランザクション
処理と自立管理
機構
アプリケーション・
ソフトウェア
ユビキタスマイニング・超大規模デー
タのリアルタイムマイニング（超大容
量データへの対応）
古典MD：1億原子
三次元映像
通信・放送統合
グローバルな
DRM共通化
HF-MD：百万原子
有機材料機能・反応予測
数10兆自由度
古典MD：100億原子
たんぱく質構造解析、創薬
30%
30倍
コンピュータ技術相関図
ハードコンポーネント
テクノロジ
ソフトコンポーネント
テクノロジ
ハイエンド汎用プロセッサ
システムテクノロジ
コンピュータ
プロダクト／システム
アプリケーション
汎用OS
スーパーコンピュータ
情報検索
データマイニング
オンチップバス
MP-OS（性能指向）
次世代Web
ハイエンドサーバ
筐体間インターコネクト
マルチプロセッサ技術
Lowパワー技術
データベース
グリッド
コンピューティング
（含ﾋﾞｼﾞﾈｽｸﾞﾘｯﾄﾞ）
コンパイラ
高密度・低消費電力
サーバ
（ブレード、PCクラスタ）
コンテンツ
科学技術計算
MP-OS（Low-P指向）
ディジタルAV
アクセラレータ技術
ミドルウェア
ソフトウェア
エンジニアリング
組み込みシステム
(含むマルチコアSoC)
モバイル・携帯
自動車・産業・通信
Lowパワー汎用プロセッサ
組み込みOS
コンピュータ分野（Ⅰ．技術力比較）
１．コンピュータに関する特許動向
＜特許出願件数推移＞
＜特許登録件数推移＞
コンピュータ
6,000
12,000
5,000
10,000
出
願 4,000
件
数
（ 3,000
日
米
欧 2,000
中
韓
出
8,000
願
件
数
6,000
（
世
界
4,000
）
） 1,000
2,000
0
1993
出願人国籍：
日本
1994
1995
米国
0
1997 1998 1999 2000 2001 2002
優先権主張年
欧州
中国
韓国
その他
世界
1996
出典：平成１６年度経済産業省委託調査「産業技術競争力分析調査」
◆出願件数では日本は世界のトップ。米国、欧州、韓国が
続く。
２．コンピュータに関する論文動向
出典：平成１６年度経済産業省委託調査「産業技術競争力分析調査」
コンピュータ
2,500
2,000
登 1,500
録
件
数 1,000
500
0
1993
1994
1995
1996
1997
1998
1999
2000
2001
2002
登録年
権利者国籍：
日本
米国
欧州
中国
韓国
出典：平成１６年度経済産業省委託調査「産業技術競争力分析調査」
◆出願件数では日本が世界のトップであるものの、登録
件数は米国が日本を大幅に超えている。
出典：平成１６年度経済産業省委託調査「産業技術競争力分析調査」
◆米国と欧州で80％を越えており、日本は12％。特許とは異なったシェアとなっている。
コンピュータWGまとめ
•
•
•
•
•
•
•
情報家電からハイエンドコンピュータ分野に至るまで、低消費電力技
術、マルチコア技術などがキーテクノロジー
安全・安心及び使い易さ、開発期間の短縮、アプリケーションソフト
ウェアの生産性向上のためシステムソフトウェアの重要性がさらに高
まる
地球規模で高性能かつ使いやするコンピュータ機能を提供するため
のGRID技術の必要性
ユーザが望むサービスを提供するアプリケーション技術の実現のため
のハード、システムソフトウェア等の要素技術との密接な協調必要
国際競争力強化のためには、標準化も含めたハード、ソフト、応用各
技術に対するバランスの良い研究開発戦略の立案重要
今後も我が国において安全・安心で豊かな生活を維持するためには、
オリジナリティの高い、高付加価値情報化機器の創出が必要
付加価値に基づく利益を国内産業界にもたらすためにはコアとなるコ
ンピュータ技術で常に世界を一歩リードしていくこと、そのためには従
来にも増した産官学一体の世界最先端技術開発、それを持続的に支