Transcript Si - 京都工芸繊維大学

Niシリサイド電極形成過程の
高分解能断面像観察による評価
一色 俊之1, 西尾 弘司1, 中村 勇2, 深田卓史3,Woo Sik Yoo3
吉本 昌弘1, 播磨弘1,
1京都工芸繊維大学大学院
工芸科学研究科
2京都工芸繊維大学 電子情報工学科
3WaferMasters Inc.
Introduction
金属シリサイド : 半導体工業において重要な材料
金属シリサイド
近年の高集積デバイスに求められる
金属シリサイドの特性
• 低抵抗
• 少ないSi消費量
• 低温形成
Gate
Source
Drain
MOSFET
◎ NiSi
△CoSi2,TiSi2,WSi2
Si
Ni
orthorhombic
Resistivity:
450K
Ni2Si
NiSi
high
low
600K
cubic
orthorhombic
NiSi2
high
1000K
temperature
Purpose and method
Niシリサイド形成における
局所構造のナノレベルでの解析
• シリサイド層のナノ構造
• Si / シリサイド 界面の形態
• 相変化過程の詳細
•局所的なシリサイド相の分布
High-resolution transmission electron microscopy
HRTEM
Formation of Silicide on Si wafer
sputtering（RT）
Ni
10nm
p-type Si wafer
N2雰囲気中
において
473K~723K
で熱処理
スパッタ法により10nm厚のNiをSi（001）上に
堆積
熱処理機構
ホットプレート型熱処理炉
10min
ホットプレート
基板
Ni-silicide
p-type Si wafer
Sample preparation for cross-sectional TEM
基板を2mm x 3mmに切り出す
Ni シリサイド
Si 基板
切り出した２つの基板を
エポキシ系樹脂で貼り合せる
JEM-2010SP
加速電圧 200KV
観察点
Moリングで補強
観察点
機械研磨
成形しAr+ イオンでシニング
Cross-section of silicide layer
Result of TEM observation
粒子状のNi層
表面に異なる物質を含む均一層
表面物質の減少
Niとシリサイドの2層構造
内部にコントラストを持つ一様な層
欠陥コントラスト等が殆どない均一層
熱処理前後の断面観察像
Encroachment of Si substrate
10nm
10nm
15nm
18nm
19nm
20nm
*像は垂直方向に 2倍に拡大
• NiのSi基板内への拡散によってシリサイド化が進行
Ni層は550Kまでに完全に消費
• シリサイド化の進行に伴いシリサイド層の厚さとSi基板の消費が徐々
に増大
• 550K以上でSi/シリサイド界面のラフネス急激に増大
Cross-sectional HRTEM of Ni silicide
Before annealing
(as
sputtered)
スパッタにより堆
Ni
積されたNiは多
Si
substrate 結晶状,
Ni
Ni-Si ?
Si
粒子サイズ:
～10nm
直ちに初期
界面相形成
Ni
Si
substrate 初期シリサイド相?
• スパッタ成膜されたNi層は多くの10nm程度の大きさの粒子により構成
• NiとSi基板の間に初期シリサイド相
• シリコン基板とシリサイドの界面は平坦
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 498K
(225oC)
Ni
Ni2Si
Si
•
•
•
Niの不均一消費によりNi層が島状に残存
Ni層の直下に約10nm厚のシリサイド相（Ni2Si）形成
Si界面に小さなラフネスが見られるがほぼ平坦
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 498K
(225oC)
Ni
Ni
Si substrate
Ni2Si 層の成長
Ni2Si
初期界面層
Ni2Si
Si substrate
Si
• Ni2SiとSi基板間に初期界面相残存
• Ni-Ni2Si界面は不明瞭
不均一消費により
Niは島状に
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 548K
(275oC)
Ni2Si
NiSi
Si
• Niの拡散によりNi層は完全に消費
• 界面の形態変化が始まる
NiSi相の形成に伴いSi基板にくぼみ
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 548K (275oC)
Ni
Ni2Si
Si substrate
Ni2Si
Ni2Si
界面にNiSi成長
NiSi
初期界面相
Si
Ni2Si
NiSi
Si substrate
NiSi
初期界面相が部分的に消失し,その部
分にNiSiが中間層を挟まず直接形成
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 573K
(300oC)
NiSi
Ni2Si
Ni2Si
NiSi
NiSi
Si substrate
表面にNi2Si残存
Si
•
•
•
Ni2Si
NiSi
Si substrate
成長した均質なNiSi相が支配的となるが,Ni2SiはNiSi表面に残存
NiSiの形成に起因する起伏の激しい界面がNiSi-Si間に生じていた
Ni2Siの位置は起伏の谷の部分に一致
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 583K (310oC)
NiSi
Ni2Si
Ni3Si2
Si substrate
NiSi
Ni-リッチ
領域の減少
Si
NiSi
Si substrate
• より高温での熱処理によってシリサイド化が進行
• Ni-リッチ領域は数ナノの大きさに減少
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 723K
(450oC)
Si substrate
NiSi
単一NiSi相
Si
NiSi
Si substrate
•
•
NiSiの大きさ : 幅100nm以上 ,厚さ20nm
界面の荒れは幾分緩やかに
Cross-sectional HRTEM of Ni silicide
Annealing temp.
= 723K
(450oC)
NiSi
NiSi
Si substrate
Si substrate
Si
• NiSiとSiの結晶格子はスムーズに接合していた
• ミスフィット転位が界面に周期的に生じていた
NiSi -Si界面
Summary of TEM observation
Ni
初期相
Ni2Si
NiSi
各シリサイド相の分布概略図
Ni
Si substrate
支配相
Ni
Ni
Ni
Ni
Si
2
Ni2Si NiSi2
Ni2Si
NiSi
NiSi
Si substrate
Si substrate
Si substrate
Ni2Si
Ni2Si(+NiSi)
NiSi (+Ni2Si)
NiSi
ほぼ平坦
部分的に
ラフネス有
大きな
ラフネス
大きな ラ
スネス
Si substrate
NiSi
NiSi
NiSi
NiSi
Si substrate
NiSi
界面の形態
平坦
中程度の
ラフネス
Conclusions
• High resolution TEMによって様々な熱処理温度におけるシリ
コン基板上のNiシリサイドの成長を観察した
• HRTEM での観察によってNiからNiSiへの相変移の過程を局
所的なNiシリサイド相の分布と共に解明した
• 相変移の際の各段階における界面の形態 もまた解明した
Ni2Si とSi 基板は直接接合しないが、NiSi とSi基板は直接接
合していた
• 550K周辺からNiSiの成長に伴って、界面のラフネスが増大
し始め、そのラフネスはシリサイド層が完全にNiSiになると幾
分緩やかになった