Transcript 発表資料 - 高性能計算研究室

1
ハード/ソフト協調学習システム
を用いたプロセッサ設計と評価
高性能計算研究室
4回生 井手純一
2008/02/27
発表内容
・研究背景と目的
・ハード/ソフト協調学習システム
・プロセッサの設計
－シングルサイクル、マルチサイクル
・プロセッサの検証と評価
・ハード/ソフト協調学習システムの評価
・まとめと今後の課題
2
研究背景
• 急速なLSI技術の進歩
• ハードとソフト両方を理解する人材
• ハード/ソフト協調学習システム
研究目的
• ハード/ソフト協調学習システムの利用
- プロセッサ設計と評価
• ハード/ソフト協調学習システムの評価
- 汎用アセンブラ、プロセッサデバッガ
3
ハード/ソフト協調学習システム
/
協
調ハ
学ー
習ド
シソ
スフ
テト
ム
プ
支ロ
援セ
ツッ
ーサ
ル設
計
ソフトウェア学習
サンプル
プログラム
ハードウェア学習
HDLによる
プロセッサ設計
MONI
アセンブラ
HDL
シミュレータ
MONI
シミュレータ
FPGAボードコンピュータ上で検証
MONIプロセッサ
アーキテクチャ理解
プロセッサ設計
能力の習得
命令セット拡張
汎用
シミュレータ
プロセッサ
モニタ
命令セット
定義ツール
汎用
アセンブラ
プロセッサ
デバッガ
4
命令セットアーキテクチャ
•
•
•
•
•
•
SARIS(Simple Architecture Referring to Instruction of SOAR)
命令長１６ビット固定
３オペランド命令方式
全２２命令
４つの命令形式
フィールドopの上位２ビットを形式別に使用
bit
format
５
J
op
R
op
I5
op
I8
op
２
３
３
３
ｒｔ
ｒｄ
ｒｔ
ｒｄ
immediate
ｆｎ
ｒｓ
immediate
immediate
(ｒｄ)
5
シングルサイクル設計
Control signal
CU
M
U
X
ADD
PC
IM
ID
RF
M
U
X
ALU
M
U
X
DM
6
マルチサイクル設計
Control Signal
CU
ALU_
DATA０
PC
IM
IR
Phaseと動作
RF
ALU_
DATA１
P０
PC更新、命令フェッチ
P１
命令デコード、RF読み出し
P２
ALU処理
P３
PC更新、RFに演算結果格納
M
U
X
ALU
M
U
X
・J形式命令、条件分岐命令、ST命令はP2で終了
M
U
X
ALU
OUT
DM
7
プロセッサの評価
◆設計規模と動作周波数
スライス数
LUT数 フリップフロップ数 最高動作周波数(MHz)
シングル
369
692
140
21.18
マルチ
398
744
239
66.32
◆クロックサイクル数
プロセッサ
Ｎまでの和
階乗
二次方程式の根の判別
シングル
４４
５１
７３
マルチ
１６２
１８９
２６８
・マルチの動作周波数はシングルの約3.1倍
・シングルのCPIは１、マルチのCPIが約3.7
・マルチの動作周波数向上が今後の課題
8
プロセッサモニタ、デバッガを
用いたＦＰＧＡ上への実装と検証
• プロセッサモニタ
…
PCからコマンド送信
• 使用したデバッガ実行コマンドの一部
コマンド
実行動作
run all
プログラム全実行
run clk (x)
指定したクロック分実行
read pc(rf)
PC(RF)の値読み出し
set bp (x)
ブレイクポイント設定
run bp
次のブレイクポイントまで実効
• 検証プログラム
- Ｎまでの和、階乗、除算、最大公約数、二次方程式の根の判別
実装環境：Spartern-3 Starter Kit Board
Xilinx Spartan-3 XC3S200 FPGA(20万システムゲート)
9
ハード/ソフト協調学習システムの評価
• ソフトウェア学習
・アセンブリプログラミング技術の向上
・プロセッサアーキテクチャの理解
工程
学習時間(時間)
シングル
• ハードウェア学習
・ＨＤＬプログラミング技術の向上
・プロセッサの設計能力の習得
アセンブリプログラミング
３０
命令セット設計
HDL設計
FP G A上での 動上作検証
• プロセッサ設計支援ツール
・汎用アセンブラにより検証の時間が短縮
・プロセッサデバッガによりデバッグ時間が短縮
－クロック実行
－ｂｐ実行
マルチ
7
３０
４５
８０
１０
10
まとめ
•
•
•
•
ハード/ソフト協調学習システム
ＳＡＲＩＳプロセッサ
ＳＡＲＩＳプロセッサの検証と評価
ハード/ソフト協調学習システムの評価
今後の課題
• マルチサイクルの動作周波数の改善
• プロセッサ設計支援ツールの評価
• パイプライン設計