SIMULATION MODELING & ANALYSIS
Download
Report
Transcript SIMULATION MODELING & ANALYSIS
Averill M. Law
W. David Kelton
(The
Nature of Simulation), teknik penggunaan
komputer untuk ‘imitate’ atau ‘simulate’
operasi-operasi dari berbagai macam fasilitasfasilitas atau proses-proses dunia-nyata (realworld).
Fasilitas atau proses yang dimaksud disebut
system, dan untuk mempelajari secara ilmiah
seringkali harus dibuat sekumpulan asumsiasumsi tentang bagaimana proses tersebut
berjalan (works).
Asumsi-asumsi
biasanya mengambil bentuk
hubungan (relationships) matematik atau lojik,
membentuk suatu model yang digunakan untuk
memperoleh suatu pemahaman tentang
bagaimana sistem yang bersangkutan
berperilaku (behaves).
Jika relationships yang membentuk model
tersebut cukup sederhana, masih mungkin
digunakan metode-metode matematik (seperti,
aljabar, kalkulus, atau teori probabilitas) untuk
memperoleh informasi eksak terhadap
pertanyaan-pertanyaan. analytic solution.
Sebaliknya
(model terlalu kompleks),
model harus dipelajari dengan simulasi
(simulation).
Dalam simulasi, komputer digunakan
untuk mengevaluasi model secara
numerik, dan data dikumpulkan untuk
meng-estimate karakteristik-karakteristik
sesungguhnya yang diinginkan.
Perancangan
dan analisa sistem manufaktur
Evaluasi kebutuhan-kebutuhan hardware dan software
untuk sistem komputer
Evaluasi sistem persenjataan atau taktik militer baru
Penentuan kebijakan-kebijakan pemesanan (ordering)
untuk sistem inventory
Perancangan sistem-sistem komunikasi dan protokolprotokol pesan (message protocols)
Perancangan dan pengoperasian fasilitas-fasilitas
transportasi seperti, freeways, airports, subways, atau ports
Evaluasi rancangan untuk organisasi-organisasi
pelayanan seperti RS, kantor pos, atau restoran cepat-saji
Analisa sistem keuangan atau ekonomi
: koleksi dari entitas-entitas (entities),
seperti orang atau mesin-mesin yang
beraksi dan berinteraksi bersama-sama
menuju penyelesaian suatu akhir lojik.
State of the system : koleksi dari variabelvariabel yang diperlukan untuk
menggambarkan system pada waktu
tertentu, relatif terhadap tujuan
penyelidikan (study).
System
System
Experiment with
actual system
Experiment with
model of the system
Physical
model
Mathematical
model
Analytical
model
Simulation
simulation memperhatikan pemodelan
sistem atas waktu dengan representasi di mana
variabel-variabel keadaan (state variables) berubah
secara tiba-tiba pada titik-titik terpisah dalam
waktu.
(Dalam istilah matematika), sistem bisa berubah
hanya pada sejumlah tercacah (countable number)
titik-titik dalam waktu.
Titik-titik dalam waktu ini merupakan titik di
mana sebuah event muncul.
Event didefinisikan sebagai pemunculan tiba-tiba
yang bisa merubah keadaan (state) sistem.
Discrete-event
Karena
sifat dinamis dari model-model D-E S,
current value of simulated time harus dimonitor (keep
track) seiring simulasi berlangsung, dan perlu
mekanisme untuk memajukan (advance) simulated
time dari satu nilai ke yang lain.
Variabel dalam simulasi yang memberi current value
of simulated time disebut simulation clock.
Satuan waktu untuk simulation clock tidak pernah
disebutkan secara eksplisit ketika model ditulis
dalam general-purpose language, dan diasumsikan
sama dengan parameter-parameter input.
Dengan
pendekatan next-event timeadvance, simulation clock diinisialisasi nol
dan waktu pemunculan future events
ditentukan.
Simulation clock kemudian dimajukan
(advanced) ke waktu pemunculan dari the
most imminent (first) dari future events ini,
ketika state dari sistem di-update
berdasarkan fakta bahwa sebuah event
telah muncul.
Kemudian simulation clock dimajukan ke
waktu dari event baru (most imminent),
state dari sistem di-update, dan waktu
future event ditentukan.
= waktu kedatangan customer ke-i (t0 = 0)
Ai = ti – ti-1 = interarrival time
Si = waktu sebenarnya yang diperlukan server untuk
melayani customer ke-i (tidak termasuk delay customer
di queue.
Di = delay di dalam queue dari customer ke-i
Ci = ti + Di + Si
ei = waktu pemunculan event ke-i tipe apa saja (nilai
ke-i dari simulation clock, e0 = 0)
ti
e0
e1
e2 e3
e4
e5
0
t1
t2 c1
t3
c2
A1
A2
S1
A3
S2