Transcript A. FLIP-FLOP R-S

PERTEMUAN 07
FLIP FLOP
TEKNIK DIGITAL
RANGKAIAN LOGIKA SEKUENSI
Logika sekuensi merupakan rangkaian logika yang keadaan outputnya selain
tergantung pada keadaan input-inputnya juga tergantung pada keadaan output
sebelumnya. Dalam aplikasinya, rangkaian logika sekuensi banyak digunakan di
dalam sistem komputer. Hal itu disebabkan dalm sistem komputer banyak data
dikirim dari satu tempat ke tempat lainnya secara berurutan, sehingga memerlukan
rangkaian sekuensi untuk menangani transfer data tersebut. Rangkaian logika ini
didefinisikan pula sebagai rangakaian logika yang outputnya tergantung kepada
waktu. Bagian-bagian rangkaian logika sekuensi terdiri atas rangkaian logika
kombinasi dan output penyimpan. Melalui pelajaran ini akan diperkenalkan terlebih
dahulu dengan unit penyimpan dalam suatu rangkaian sekuensi yang dinamakan flipflop.
I P
O
Pemahaman terhadap rangkaian Flip-Flop (FF)
ini sangat penting karena FF merupakan satu sel
memori. Flip-flop merupakan elemen rangkaian
logika sekuensi yang berfungsi menyimpan data 1
bit, sehingga elemen ini dinamakan pula memori 1
bit. Keadaan keluaran FF dapat berada dalam
keadaan tinggi atau keadaan rendah, untuk selang
waktu yang dikehendaki. Biasanya untuk
mengubah keadaan tersebut diperlukan suatu
masukan pemicu. Berikut ini akan diuraikan secara
singkat tentang berbagai tipe FF.
A. R-S FLIP-FLOP
Simbol logika untuk flip-flop R-S
diperlihatkan pada Gambar :
Normal
Set
S
Q
MASUKAN
KELUARAN
Komplementer
Reset
R
Q
Gbr 1. Simbol flip-flop R-S
Dari gambar disamping dapat
dilihat bahwa flip-flop R-S
mempunyai dua masukan,
yang diberi label S dan R. Dua
keluaran diberi label Q dan
Pada flipflop, keluaran selalu
berlawanan, atau
komplementer. Dengan kata
lain, bila keluaran Q = 1, maka
keluaran = 0, dan sebagainya.
Huruf “S” dan “R” pada
masukan flip-flop R-S seringkali
disebut sebagai masukan set
dan reset.
Tabel kebenaran dari FF RS
gerbang NAND :
Gbr. 2 FF SR dari gerbang
NAND
Gbr. 3 FF SR dari gerbang
NOR
S
R
Qn+1
0
1
1
1
0
0
1
1
Qn
0
0
Terlarang
Tabel kebenaran dari FF RS
gerbang NOR :
S
R
Qn+1
0
1
0
1
0
1
0
1
Qn
1
1
Terlaran
g
Mengeset FF berarti membuat keluaran Q = 1 dan mereset FF berarti membuat keluaran Q = 0
dari kondisi stabil/ tak berubah. Mengeset FF dari gerbang NAND dapat dilakukan dengan membuat S =
0 dan mereset dilakukan dengan membuat R = 0.
Sedangkan mengeset FF dari gerbang NOR dapat dilakukan dengan membuat S = 1 dan mereset
dengan memberi nilai R = 1. Bila masukan S dan R kedua-duanya 0 (untuk gerbang NAND dan untuk
gerbang NOR S=R=1) , ini disebut keadaan larangan untuk flip-flop dan tidak digunakan. Sebagai
ilustrasi, berikut ini diberikan contoh bentuk keluaran dari FF SR dengan menggunakan gerbang NAND:
Gbr. 4 sinyal Keluaran pada FF SR
Flip-Flop R-S yang Berdetak
FF jenis ini dapat dirangkai dari FF-SR
ditambah dengan dua gerbang AND
atau NAND untuk masukan pemicu
yang disebut dengan sinyal clock (clk).
Gbr 5. Flip-flop R-S yang berdetak dari gerbang
NAND
Tabel kebenaran dari rangkaian
disamping adalah :
Clk
S
R
A
B
Qn+1
0
0
0
1
1
Qn
0
0
1
1
1
Qn
0
1
0
1
1
Qn
0
1
1
1
1
Qn
1
0
0
1
1
Qn
1
0
1
1
0
O
1
1
0
0
1
1
1
1
1
0
0
Terlaran
g
Dari tabel kebenaran rangkaian diatas terlihat bahwa untuk
sinyal clock yang tinggi, FF ini bekerja seperti FF-SR dari
gerbang NOR, sedangkan untuk sinyal clock yang rendah,
keluaran Q tidak bergantung kepada input R dan S, tetapi tetap
mempertahankan keadaan terakhir sampai datangnya sinyal
clock berikutnya. Sebagai ilustrasi, berikut ini diberikan contoh
bentuk sinyal Q.
Gbr. 5 hubungan antara Q, Q’, S, R dan Clock
D FLIP-FLOP
Selain flip-flop S-R terdapat pula flip-flop
D, dimana input flip-flop ini adalah D. Flipflop ini dibangun dengan menggunakan
flip-flop S-R seperti ditunjukkan pada
gambar :
Gbr. 6 Rangkaian flip-flop D
Gbr. 7 Simbol flip-flop D
Dengan adanya gerbang NOT
yang masuk pada input R,
maka setiap input yang
diumpankan ke D akan
memberikan keadaan yang
berbeda pada input S dan R.
Dengan demikian hanya akan
terdapat dua keadaan dari S
dan R yakni S =0 dan R =1 atau
S =1 dan R =0. Jadi, output flipflop D juga hanya memiliki dua
keadaan yakni keadaan set
atau keadaan reset.
Flip-flop D hanya mempunyai
satu masukan data (D) dan satu
masukan detak (CLK). Keluaran
dari tabel Q dan
Flip-flop D sering disebut flipflop tunda. Kata “tunda”
menggambarkan apa yang terjadi
pada data, atau informasi pada
masukan D. Data (0 atau 1) pada
masukan D ditunda I pulsa detak
dari pemasukan sampai keluaran
Q. Tabel kebenaran yang
disederhanakan untuk flip-flop D
diperlihatkan pada gambar :
Masukan
Clock
D
Q
Keluaran
D
Q
Q
0
0
0
1
1
1
Gbr. 8 Tabel Kebenaran D Flipflop
Q
Gbr 9. Contoh diagram waktu D flipflop
J-K FLIP-FLOP
Flip-flop J-K merupakan flipflop universal dan digunakan paling
luas, memiliki sifat dari semua flipflop jenis lain. Simbol logika untuk
flip-flop J-K ditunjukkan pada
gambar berikut :
Normal
Detak
Data
Komplementer
Gbr. 10 Simbol Logika J-K Flip-Flop
Dari gambar disamping dapat
disimpulkan :
 Masukan yang diberi label
J dan K merupakan
masukan data.
 Masukan yang diberi label
CLK merupakan masukan
detak.
 Keluaran Q dan
merupakan keluaran
komplementer biasa pada
satu flip-flop.
Clock
J
Tabel kebenaran dari J-K flip-flop
ditunjukkan pada gambar berikut :
K
Q
Masukan
Keluaran
J
K
Q
0
0
0
1
0
1
1
0
1
0
1
1
Tidak Berubah
Posisi Kebalikan
Gbr. 11 Contoh diagram waktu J-K FF
Dari gambar diatas perhatikanlah,
bahwa pemberian input J=1 dan K=1
menjadikan output flip-flop melakukan
pembalikan terhadap keadaan output
sebelumnya, sedangkan jika diberi input
J=0 dan K=0 maka keadaan ouputnya
sama dengan keadaan sebelumnya.