Transcript JA element AND

Loogikaelemendid ja nende valmistamise
tehnoloogiad
JA element AND
X1
X2
0
1
0
1
0
0
1
1
x1
&
Y
0
0
0
1
x1
y
x2
x2
x1
07/07/2015
y
x2
T. Evartson
1
VÕI element OR
X1
X2
0
1
0
1
0
0
1
1
x1
1
Y
0
1
1
1
x1
y
x2
y
x2
x1
x2
07/07/2015
T. Evartson
2
EI element NOT
X
0
1
x
07/07/2015
1
Y
1
0
y
x
T. Evartson
y
3
MOSFET trasistorid (nMOS, pMOS ja CMOS tehnoloogiad)
n MOS transistor
Pais Gate - G
Läte Source - S
Neel Drain - D
Silicon select gate
p
p
n
+VDD
D
G=L
G=H
+VDD
D
S
S
GND
GND
p-MOS transistor
+VDD
S
G=H
+VDD
G=L
D
D
GND
07/07/2015
S
GND
T. Evartson
4
EI elemendi realiseerimine CMOS tehnoloogias
x
1
X
0
1
y
y
x
+VDD
+VDD
y
y
x
UX=H
GND
+VDD
y
UX=L
GND
n-MOS transistor
GND
p-MOS transistor
=
07/07/2015
Y
1
0
=
T. Evartson
5
Lülitumine CMOS tehnoloogias
07/07/2015
T. Evartson
6
Dünaamilised karakteristikud
07/07/2015
T. Evartson
7
JA-EI element NAND
X1
0
0
1
1
X2
0
1
0
1
x1
Y
1
1
1
0
&
x2
x1
y
x2
y
x1
&
1
y
x2
+VDD
y
x1
x2
GND
07/07/2015
T. Evartson
8
VÕI-EI element NOR
X1
0
0
1
1
x1
X2
0
1
0
1
Y
1
0
0
0
1
x2
x1
y
x2
y
x1
1
1
y
x2
+VDD
x1
x2
y
GND
07/07/2015
T. Evartson
9
CMOS tehnoloogia JA ja VÕI elemendid
+VDD
y
x1
x2
GND
+VDD
x1
x2
y
GND
07/07/2015
T. Evartson
10
Bipolaarsed tehnoloogiad (DL-tehnoloogia Diode Logic)
n
0
p
+VDD
+VDD
0
+VD
x1
&
Y
X1
y
x2
X2
GND
+VD
+VD
Y=L
X1=H
X2=H
X2=L
GND
07/07/2015
Y=H
X1=H
GND
T. Evartson
11
DL
07/07/2015
T. Evartson
12
Bipolaarne transistor
n-p-n transistor
Baas Base
Emitter Emitter
Kollektor Collector
n
p
n
+Vc
+Vc
C
C
B=L
B=H
E
E
GND
GND
p-n-p transistor
Baas Base
Emitter Emitter
Kollektor Collector
p
n
p
+Vc
+Vc
E
E
B
B
C
C
GND
07/07/2015
GND
T. Evartson
13
07/07/2015
T. Evartson
14
DTL , RTL
07/07/2015
T. Evartson
15
TTL (Transistor Transistor Logic)
07/07/2015
T. Evartson
16
ECL
07/07/2015
T. Evartson
17
STTL
07/07/2015
T. Evartson
18
IIL
07/07/2015
T. Evartson
19
Korpus
07/07/2015
T. Evartson
20
07/07/2015
T. Evartson
21
07/07/2015
T. Evartson
22
Kolme olekuga väljund (Three State Output)
E
0
1
1
E
X
Y
X
0
1
Y
Z
0
1
+Vdd
E
&
b
Y
X
1
1
c
a
GND
07/07/2015
T. Evartson
23
Montaazi loogika Wired Logic
+Vc
x1
Y1
+Vdd
GND
AND
Y
Y2
x2
+Vdd
GND
Y3
x3
GND
07/07/2015
T. Evartson
24
Montaazi loogika probleemid
+Vc
R
x1
Y1
+Vdd
GND
R
AND
Y
Y2
x2
+Vdd
GND
R
Y3
x3
GND
07/07/2015
T. Evartson
25
Montaazi loogika ja avatud suudme/kollektoriga elementidel
+Vc
x1
Y1
GND
AND
Y
Y2
x2
GND
x3
Y3
GND
07/07/2015
T. Evartson
26
Avatud kollektoriga element
07/07/2015
T. Evartson
27
Kokku ühendatud CMOS väljundid
+VDD
NAND
y1
x 1=H
x 2=L
y
+VDD
GND
NAND
x 3=H
y2
x 4=H
GND
07/07/2015
T. Evartson
28
Avatud neeluga väljund ja montaazi loogika Open Drainan
Output and Wired Logic
+Vdd
Y
x1
x1
y
x2
+VDD
x2
GND
x1
Y1
x2
GND
AND
Y
Y2
x3
x4
GND
Y3
x5
x6
GND
07/07/2015
T. Evartson
29
Schmitti triger
07/07/2015
T. Evartson
30
Ajadiagramm
07/07/2015
T. Evartson
31