Transcript Лекция №10

Лекция 14
Цифровые процессоры обработки
сигналов
Лектор: Люличева И.А.
1
Изучаемые вопросы
1. Современные сигнальные процессоры
фирмы Texas Instruments
2. АDSP фирмы Analog Device
3. Особенности систем команд сигнальных
процессоров
2
Рекомендуемая литература
1. Корнеев.и др. Современные МП. М.:
Нолидж, 2000, 320 с.- читальный зал.
2. Бондарев, Трестер, Чернега Цифровая
обработка сигналов. Методы и средства.
 М.: Радио и связь, 1998. 367с.читальный зал.
3
Микропроцессоры
семейства TMS320C6xхх
В числе новых областей применения микропроцессоров семейства 'С6х :
• сети TCP/IP;
• универсальная беспроводная связь;
• удаленная медицинская диагностика;
• радикально новые возможности телефонии;
• персональные средства информационного обеспечения и защиты.
В то же время возможно использование микропроцессоров TMS320C62x и в
уже существующих прикладных системах для увеличения их
производительности. К таким системам относятся:
• базовые станции мобильной связи;
• модемные пулы и серверы удаленного доступа;
• xDSL модемы следующего поколения и кабельные модемы;
• многоканальные телефонные платформы, включая центральные офисные
коммутаторы, РВХ и системы речевой передачи сообщений;
• мультимедийные системы.
4
TMS320C6201

•
•
•
•
•
•
Процессор TMS320C6201 состоит из трех основных частей:
центрального процессора (или "ядра"), периферийных
устройства и памяти. Основные характеристики:
1 М внутрикристальной памяти (512К ПП, 512К ПД);
32-битный интерфейс внешней памяти, поддерживающий стандарты
памяти SDRAM (статическая память с динамическим случайным
доступом), SBSRAM (синхронная пакетная статическая память),
SRAM (статическая память);
два последовательных расширенных буферизированных порта;
16-битный порт host-процессора;
два канала доступа к памяти данных с возможностью начальной
загрузки;
Встроенный генератор.
5
Ядро TMS320C6xхх
6
VLIW - процессоры



Построенный в соответствии с разработанной
компанией Texas Instruments архитектурой VelociTI
процессор 'С62хх - первый из сигнальных VLIW процессоров, использующий для повышения
производительности параллелизм уровня команд.
Традиционная VLIW-архитектура подразумевает
наличие нескольких параллельно работающих
функциональных устройств, выполняющих за один такт
несколько инструкций.
Принимая основные принципы повышения
производительности суперскалярных процессоров,
архитектура VelociTI позволяет обеспечить лучшую
эффективность за счет ослабления ограничений на
порядок и способ выполнения инструкций.
7
Особенности системы
команд


256-разрядная внутренняя шина памяти
программ позволяет выбирать за один
такт восемь 32-разрядных команд.
Все инструкции содержат условия их
выполнения, что позволяет сократить
расходы времени процессора на
выполнение переходов и увеличить
степень параллелизма обработки.
8
Микропроцессоры
семейства TMS320C8x
Дальнейшим развитием семейства цифровых
процессоров обработки сигналов компании Texas
Instruments является процессор TMS320C80,
выпущенный в конце 1994 г. Процессор
ориентирован на применения, связанные с
высокопроизводительной цифровой обработкой
сигнала. Второе название процессора - MVP
(Multimedia Video Processor) - характеризует
его высокую эффективность на задачах обработки
изображений, 2- и 3-мерной графике, в системах
виртуальной
реальности,
компрессии
и
декомпрессии
видеои
аудиоданных,
обработки связной информации и др.
9
Микропроцессоры
семейства TMS320C8x
Суммарная производительность TMS320C80 на
регистровых операциях достигает 2 млрд. RISCподобных команд в секунду.
Благодаря столь высокой производительности
TMS320C80 может заменить при реализации
ряда приложений более 10
высокопроизводительных ЦПС или МП
общего назначения.
Пропускная
способность
шины
TMS320C80
достигает 2,4 Гбайт/с - в потоке данных и 1,8
Гбайт/с - в потоке инструкций.
10
Микропроцессоры
семейства TMS320C8x
Основные технические характеристики TMS320C80:
• тактовая частота 40 или 50 Мгц.
• производительность свыше 2 млрд. оп. в
секунду;
• четыре 32-разрядных ADSP- процессора;
• 32-разрядный главный RISC-процессор с
вычислителем с плавающей точкой;
• 50Кбайт SRAM на кристалле;
• 64-разрядный контроллер обмена с динамическим
конфигурированием шины на обмен 64-х, 32-х, 16- и 8разрядными словами;
• режим ПДП к 64-разрядному SRAM, DRAM;
• 4 Гбайтный объем адресного пространства;
11
• встроенный видеоконтроллер;
TMS320C80

TMS320C80 объединяет в одной
микросхеме пять полнофункциональных
процессоров, четыре из которых улучшенные цифровые процессоры обработки
сигналов (Advanced Digital Signal Processor),
архитектура которых ориентирована на
реализацию алгоритмов цифровой обработки
сигналов. Каждый из ADSP позволяет
выполнить за один командный такт несколько
RISC -подобных операций.
12
TMS320C8x
Пятый процессор, главный (Master Processor), представляет собой 32разрядный RISC-процессор с высоко-производительным вычислителем с
плавающей точкой, совместимым со стандартом IEEE-754.
13
TMS320C8x
В дополнение к процессорному ядру на кристалле размещены:
• контролер обмена (Transfer Controller ) - интеллектуальный
контролер ПДП, поддерживающий интерфейс с DRAM и SRAM
памятью ПК;
• видеоконтроллер (Video Controller);
• система контроля и отладки - порт IEE 1149.1;
• 50Кб SRAM.
Выпускается также упрощенный вариант микропроцессора
TMS320C82, который отличается меньшим объемом памяти,
количеством сигнальных процессоров ADSP (2), отсутствием
видеоконтроллера и соответственно меньшей стоимостью.
14
Сигнальные процессоры
фирмы Analog Device




Современные сигнальные микропроцессоры
фирмы Analog Device представлены
несколькими семействами
сигнальные процессоры с арифметикой
фиксированной точки,
сигнальные процессоры с арифметикой
плавающей точки
специализированные МК со встроенными
аналоговыми блоками
15
Области применения
1.Модемы со скоростью передачи 56 кБит/с.
2.Адаптивные эквалайзеры.
3.Многоканальные телефонные системы.
4.Аппаратура разделения каналов.
5.Кодирование данных.
6.Базовые станции сетей подвижной связи
7.Спутниковые системы связи
8.Факсы.
9.Широкополосная связь.
10.Видео-конференции.
11.Идентификация речи.
12.Синтез речи.
13.Голосовая почта.
14.xDSL- модемы
16.Виртуальная трехмерная
графика.
16
ADSP



Микропроцессоры компании Analog Devices образуют
несколько семейств, из которых мы рассмотрим
ADSP11xx ADSP21xx и ADSP210xx. В рамках каждого
семейства микропроцессоров обеспечивается
совместимость снизу вверх по системе команд.
Старшие представители семейства обладают
большими функциональными возможностями и
содержат на кристалле дополнительные
функциональные блоки
Семейство ADSP11xx – исторически первое, с худшими
параметрами и более простой структурной схемой.
17
ADSP116хх







В состав структурной
схемы входят
следующие блоки:
Дешифратор команд
Блок РОН
Блок специальных
регистров
АЛУ
Схема синхронизации
и управления
Интерфейс с
внутрикристальной
шиной (схема
загрузки/хранения)
18
ADSP



Семейство ADSP21xx - набор однокристальных 16разрядных микропроцессоров с общей базовой
архитектурой, оптимизированной для выполнения
алгоритмов ЦОС с фиксированной точкой.
Семейство на сегодняшний день насчитывает 14
представителей, которые отличаются друг от друга
расположенными на кристалле периферийными
устройствами, такими как кэш-память, таймеры,
порты и т.п.
Второе семейство микропроцессоров ADSP210xx
объединяет 32-разрядные микропроцессоры,
ориентированные на сигнальные алгоритмы, требующие
выполнения вычислений с плавающей точкой.
Семейство представлено микропроцессорами
ADSP21010, ADSP21020. ADSP21060, ADSP21062.
19
Методы повышения
производительности ADSP





Двойная Гарвардская архитектура
Увеличено число исполнительных блоков
(суперскалярная архитектура)
Конвеерное выполнение команд
Последовательное соблюдение принципа – 1
команда – 1 такт.
Выполнение математических операций только
с регистрами (нет прямой или косвенной
адресации к памяти для этих групп команд)
20
ADSP21xx








Память программ двойного назначения: и для команд и для
хранения данных.
192К Байты ОЗУ, конфигурированные как ЗУ Программ
48К Слова ЗУ Данных " на чипе "
Независимое АРИФМЕТИЧЕСКОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО,
множитель / cумматор и циклическое сдвигающее
устройство.
Вычислительные Модули(блоки)
Два независимых генератора адреса данных
Мощный модуль упорядочения программы
Программируемый 16-разрядный таймер с предварительным
делителем частоты
21
ADSP21xx








Интерфейс системы – host-интерфейс.
Гибкая структура I/O(ввода/вывода);
16-разрядный DMA (внутренний порт) ПРЯМОГО ДОСТУПА В
ПАМЯТЬ для высокоскоростного доступа к ЗУ "
Интерфейс ЗУ 4 Мбайта для памяти(хранения) таблиц данных
и оверлейных программ
Интерфейс памяти Ввода - вывода с 2048 портами поддерживает
параллельные внешние устройства
Программируемый Строб памяти и отдельные пространства
памяти Ввода - вывода
Два последовательных порта с двойной буферизацией с
компандированием аппаратная и автоматическая буферизация
данных
13 Программируемых битов флага обеспечивают гибкую
системную сигнализацию
22
ADSP-2106x


Микропроцессоры семейства ADSP-2106x имеют
второе название-SHARC, связанное с
особенностями их архитектуры (Super Harvad
Architecture Computer), которая задаст новый
стандарт интеграции сигнальных процессоров в
мультипроцессорную систему.
SHARC-архитектура является примером
гармоничного сочетания принципов построения
распределенных систем, объединяя в себе простоту
и эффективность масштабирования распределенных
систем с удобством программирования при
использовании разделяемой памяти.
23
ADSP-2106x




В SHARC-микропроцессоре
объединены
высокоэффективное
процессорное ядро,
интерфейс с хостпроцессором.
контроллер ПДП,
последовательные порты и
линки.
Шинный коммутатор
соединяет ядро процессора с
независимым процессором
ввода/вывода, двухвходовой
памятью и портом шины
мультипроцессорной
системы.
Более детальная структура ADSP приведена ниже
24
ADSP21xx Ядро
25
ADSP-2106x




Микропроцессоры ADSP-2106x содержат на кристалле 4
Мбита статической двухвходовой памяти, которая
может быть сконфигурирована для работы 16битовыми, 32-битовыми или 48-битовыми (80 Кслов)
словами.
Вся память может быть произвольно разделена на
память программ и память данных.
Общее адресуемое пространство микропроцессора
составляет 4 Гслов.
Интерфейс с хост-процессором обеспечивает простое
соединение со стандартной 16- или 32-разрядной
микропроцессорной шиной. Передача данных через
интерфейс осуществляется асинхронно. Четыре канала
контроллера ПДП обеспечивают обмен данными и
кодом через хост-интерфейс.
26
ADSP-2106x


Расположенный на кристалле 10-канальный
контроллер ПДП обеспечивает обмен данными между
внутренней и внешней памятью, периферийными
устройствами, хост-процессором, последовательными
портами и линками микропроцессора.
ADSP-21060 имеет два синхронных последовательных
порта для связи с разнообразными периферийными
устройствами. Максимальная скорость передачи
данных через последовательный порт составляет 40
Мбит/с. Передача может осуществляется
одновременно в двух направлениях в режиме ПДП.
27
Блок регистров ADSP-2106x




Два генератора адреса и мн-во служебных регистров
Регистровый файл содержит 2 группы регистров по 16 регистров в
каждой.
Акумулятор для 32-разрядних данных з фиксованной точкой
является 80 разрядным.
Все арифм.-логические операции выполняются ТОЛЬКО с
регистрами (не с памятью и тем более не с портами)
За один такт процесор може одночасно зчитати (записати) два
операнди в регістровий файл, завантажити два операнди в
АЛП, прийняти два операнди в помножувач. АЛП і помножувач
можуть виробляти два результати (або три, якщо АЛП виконує
операцію спільно з складанням). 48-бітове командне слово
дозволяє задавати в одній інструкції паралельне виконання
арифметичних операцій і обмін даними.
28
Особенности системы
команд
Как всегда коротко рассмотрим 3 основных
раздела:
 Форматы команд (2х форматов – для вычислений и
ввода-вывода).Разрядность слова растет с
разрядностью DSP.
 Группы команд
(совпадают с другими фирмами)
Но! Мнемоники команд близки Cи++
(примеры – на доске)
 Виды адресации (рассмотрим на ПЗ)
29
Вопросы для самоконтроля
1.
2.
3.
4.
5.
6.
7.
8.
Перечислите достоинства и недостатки ЦОС.
Перечислите общие особенности сигнальных
процессоров.
Поясните особенности работы цифровых фильтров
(ЦФ).
Приведите структурную схему ЦФ с конечной
импульсной характеристикой.
Приведите структурную схему и выражение ЦФ с
бесконечной импульсной характеристикой.
Перечислите методы нелинейной обработки сигналов.
Поясните назначение двойной Гарвардской
архитектуры, в каких МП она применяется?
Перечислите методы повышения производительности
сигнальных процессоров.
30