Transcript Bipoláris IC alkatrészek

MOS integrált áramkörök
alkatelemei
Elektronika I.
BME Elektronikus Eszközök Tanszéke
Mizsei János
2004.március
MOS technológia: a kezdetleges Al
vezérlőelektródás MOS
átlapolások
S
G
D
Fém
SiO2
Si
N hordozó
*összesen 4 maszkkal elkészíthető
Poliszilicium gate-es önillesztő MOS
technológia
Vastag (field) oxid növesztése
1.Ablaknyitás az aktív zóna felett,
implantáció VT beállítására (*1
maszk)
2.vékony (gate) oxid növesztés
Aktív zóna: a tranzisztorok és a
diffúzióból kialakított
összeköttetések területének
összessége
(ahol áram folyhat a félvezetőben)
Poliszilicium gate-es önillesztő MOS
technológia
3.Ablaknyitás a gate
oxidba (*2 maszk)
a bújtatott kontaktusok
számára
(= kontaktus a félvezető
és a poliszilícium között)
Ez a technológiai lépés el
is maradhat.
Poliszilicium gate-es önillesztő MOS
technológia
4. Poliszilicium felvitele a
teljes felületre majd
mintázása (*3 maszk)
Poliszilicium gate-es önillesztő MOS
technológia
5. Ablaknyitás az aktív zóna
felett és diffúzió esetleg
ionimplantáció: a gate és a
vastag oxid maszkol, a
bújtatott kontaktus nem!
6. Szigetelés az egész
felületen (általában PSG =
foszfor-szilikát-üveg)
7. Ablaknyitás (*4 maszk) a
szigetelőn (a poliSi vagy a
diffúzió fölött a
kontaktusokhoz)
Poliszilicium gate-es önillesztő MOS
technológia
8.Fémbevonat és
vezetékmintázat
kialakítása (*5 maszk)
9.(6-7-8) ismétlődik a
vezetékezés számának
megfelelően (minden
vezetékezés újabb
maszkpárost igényel)
A korszerű MOS technológia: lokális
oxidációval
p+ csatorna stop
tartomány
0. lépés: Az aktív terület
oxidáció (és p+ diffúzió
vagy implant) elleni
védelme Si3N4 réteggel,
ezután p+ csatorna stop a
nem aktív területekre, majd
szelektív oxidnövesztés.
Poliszilicium gate-es önillesztő MOS
technológia további jellegzetességei
Csatorna = aktív AND poliSi
Vastagoxid, fieldoxid: 0.2-0.5 mikrométer
Csatorna stop: erős adalékolású
tartományok a vastagoxid alatt
Vékonyoxid: 0.02-0.002 mikrométer
Méretcsökkentés
MOS IC alkatrészek
4 MOS tranzisztor
Felvétel optikai
mikroszkóppal
Elektron-mikroszkópos
felvétel
MOS IC alkatrészek
Nagyáramú MOS tranzisztorok
Sok tranzisztor
kapcsolódik
párhuzamosan
aktív zóna
gate
MOS IC alkatrészek: kapacitások
Fém-oxid-félvezető (MOS) kapacitás
A veszteségi
ellenállás
csökkenthető, ha
a kondenzátor
alsó elektródáját
a hosszabbik él
mentén, vagy
mindkét oldalon
kivezetjük.
A
C   o r
t
Kapacitások MOS áramkörökben
fém-oxid-félvezető kapacitás
Síkkondenzátor geometriájú
A
C   o r
t
A a keresztmetszet,
t a dielektrikum vastagsága,
r a relatív permittivitása.
Mivel a SiO2 –re r = 3.9 , 40 nm gate-oxid vastagsággal
számolva 1 mm 2 felületre
1016
C  8.8610 3.9
 864pF
8
4 10
12
kapacitás adódik. Ez egy 50x50 m-es területre számolva
kb. 2 pF , a reálisan szóbajövő értéktartomány néhány pF.
A kapacitás gyakorlatilag feszültségfüggetlen
Kapacitások MOS áramkörökben
Poli-oxid-félvezető MOS kapacitás
Mivel az inverziós réteg
ellenállása nagy,
célszerű körben
kivezetni.
C
VT
U
Feszültségfüggő, csak akkor
működik, ha kapcsain a feszültség
nagyobb mint VT
Kapacitások egy CMOS áramkörben
A nagyobbik
kapacitás értéke
4 pF
A vezetékek tulajdonságai
Belső összeköttetések
(a vezeték is alkatrész)
Fémezésen (alumínium, réz)
Poliszilícium rétegen (adalékolt polikristályos Si)
(Source-drain) diffúzión
Egyik megoldás sem ideális, mindegyiknek van szórt kapacitása és soros
ellenállása
Nagyságrendjük:
R: a négyzetes ellenállás
L
D
I
RR
h
R
L
R

hD
L/D
A diffúzió és a poliszilicium ellenállása jelentős
Jelterjedés a vezetékeken
u  irx
i  
Egyenáramú szempontból a vezeték ellenállás nem probléma (Ig = 0
miatt), de tranziens körülmények között a működés sebességét
csökkenti, ha a jelek időkésleltetéssel terjednek.
du
cx
dt
Gerjesztés:
i
U=1(t)U0
du
di
du
 ir
 c
dx
dx
dt
d 2u
di


r
2
dx
dx
Elosztott paraméterű hálózat:
r=R/L c=C/L
R
U0
u
t
rx
x
dx
cx
t=
d 2u
di
du
  r  rc
2
dx
dt
dx
du 1 d 2 u

dt cr dx2
C
Diffúziós egyenlet,
 x 
u ( x, t )  U 0 erfc
 a megoldás.
 2 t / rc 
erfc(x) 
2


2
 exp( y )dy
x
Komplementer
hibafüggvény
Jelterjedés a vezetékeken
 x  1
u( x, t )
 erfc
 
U0
2
 2 t / rc 
erfc0.27 
tL  3.5rcx  3.5RCfajl L
2
2
1
2
x
2 t / rc
 0.27
R R
C
c   C fajl. D r  
L D
L
átlagos jelkésleltetés tL = ami alatt a kimenő jel a Uo/2 értéket eléri
a távolság négyzetével, R-tel és
Cfajl –al arányos 
kerülni kell a hosszú
vezetékeket
amit lehet, fémen kell
összekötni
Gyakorlati példa:
Számoljuk ki egy átlagos poliszilicium vezeték késleltetését. A
vezeték négyzetes ellenállása R = 50 , Cfajl= 36 pF/mm2, L
= 0.25 mm.
Megoldás
6


3 2
t L  3.5  50 3610 0.2510
 0.39n sec
Ez a MOS kapuk fel- és lefutási időivel azonos nagyságrendű érték. Mivel azonban a vezeték
hosszának négyzetével arányos, L = 1 mm esetén, a késleltetés értéke már 6.4 ns, 2 mm esetén
25 ns! A késleltetés független a vezeték szélességétől (D).
Diffúziós vezeték adatokra hasonló nagyságú késleltetési idők adódnak.
Fémezési adatokkal számolva kb. 3 nagyságrenddel kisebb késleltetési idők adódnak.
 a kritikus összeköttetéseket fémezéssel kell megvalósítani. (pl. órajel)
A korszerű MOS: CMOS