Transcript Selbsttests
Selbsttests Daniel Brintzinger Pleiten Pech und Pannen in der Informatik WS01/02 Selbstests Pleiten, Pech und Pannen in der Informatik 1 Gliederung 1. 2. 3. 4. 5. Einführung Fehlerarten Selbsttestverfahren und -aufbau Beispiel: BIST in DRAMs Fazit Selbstests Pleiten, Pech und Pannen in der Informatik 2 Einführung Selbsttest „Self-test and Self-diagnostics are integral parts of fault tolerance. They provide the data necessary for isolating faulty components and for deciding on the course of recovery actions.” Selbstests Pleiten, Pech und Pannen in der Informatik 3 Fehlerarten Spezifikationsfehler Designfehler Synthesefehler Herstellungsfehler In-field Fehler Selbstests Pleiten, Pech und Pannen in der Informatik 4 Fehlerarten Transiente Fehler (Signalleitungen) Schwache Fehler Selbstests Crosstalk Fehler Pleiten, Pech und Pannen in der Informatik 5 Fehlerarten Permanente Fehler Stuck-at-0/1 Fehler Selbstests Stuck open und Stuck close Fehler Pleiten, Pech und Pannen in der Informatik 6 Fehlerarten Ausprägungen im Prozessoren Komponenten Fehler Decoder MUX Daten Speicher Daten Übertragung Selbstests Kontroller Fehler Register Adressen Code MUX Select Register Load / Enable Micro-Operation Pleiten, Pech und Pannen in der Informatik 7 Selbsttestverfahren und -aufbau Verfahren Redundanz Input Regenerierung Codierung ( Parität Bits / Hamming-Gewicht) Code Prediction Testmuster BIST Selbstestprogramme Selbstests Pleiten, Pech und Pannen in der Informatik 8 Selbsttestverfahren und -aufbau BIST Mustererzeugung Selbstests Schaltung Pleiten, Pech und Pannen in der Informatik Auswertung / Kompression 9 Selbsttestverfahren und -aufbau Strategien Pseudo Random Test Testvektoren werden reproduzierbar zufällig generiert Exhaustive Test Alle möglichen Eingabekombinationen bilden die Testvektoren Problem: Fault Coverage Problem: Aufwand Selbstests Pleiten, Pech und Pannen in der Informatik 10 Selbsttestverfahren und -aufbau Pseudo Random Testing Random Testgeneration General faults Selbstests Testpatterns vom ROM Random pattern resitant faults Pleiten, Pech und Pannen in der Informatik 11 Selbsttestverfahren und -aufbau ( Pseudo ) Random Testvektorerzeugung ALFSR Selbstests Pleiten, Pech und Pannen in der Informatik 12 Selbsttestverfahren und -aufbau Exhaustive Test Binär Counter oder Full Cycle ALFSR Zeitverkürzung Test / Selbstests Pseudo Exhaustive Subcircuit Testing Pleiten, Pech und Pannen in der Informatik 13 Selbsttestverfahren und -aufbau Output Response Analysis Speicherbedarf für korrekten In- Output Response Compression Signature Problem: Aliasing Selbstests Pleiten, Pech und Pannen in der Informatik 14 Selbsttestverfahren und -aufbau BIST Implementierungsstruktur Selbstests Pleiten, Pech und Pannen in der Informatik 15 Selbsttestverfahren und -aufbau BILBO Kombinierte Funktionalität eines D flip-flops, pattern generator, response compacter und scan chain B1,B2 = “0,0” = Serial scan mode B1,B2 = “0,1” = Pattern generator mode B1,B2 = “1,0” = Normal mode B1,B2 = “1,1” = MISR mode Selbstests Pleiten, Pech und Pannen in der Informatik 16 Beispiel: BIST in DRAMs Motivation • Sinkende RAMpreise • Steigende Komplexität • Bis zu $ 10 Prüfkosten für große Chips Verlagerung der Tests in den Chip aus ökonomischen Gründen. Selbstests Pleiten, Pech und Pannen in der Informatik 17 Beispiel: BIST in DRAMs Deterministische Testarten March Test • Jede Zelle wird nacheinander getestet Adressenfehler Selbstests Neighborhood Pattern Sensitive Tests: • Jede Zelle wird in Relation zu 5 – 9 benachbarten Zellen getestet Übergangsfehler Pleiten, Pech und Pannen in der Informatik 18 Beispiel: BIST in DRAMs BISR • Zeilen, Reihen und Zellen können als defekt markiert werden, je nach Fehlerart. • Abspeichern defekter Sektoren ist speicherintensiv • Speichern der Faults mittels Funktion Selbstests Pleiten, Pech und Pannen in der Informatik 19 Fazit Probleme bei Selbsttests Fehler in Prüfkomponenten Geschwindkeit des Tests Beinträchtigung der Systemleistung Gegenmaßnahme in separatem Subsystem ( Overhead ) Ergänzung zu Fertigungstests Selbstests Pleiten, Pech und Pannen in der Informatik 20