Transcript 计算机组成原理 - 许昌学院计算机实验教学中心

主存储器实验
许昌学院
计算机科学与技术学院
实验目的
（1） 熟悉ROM芯片和RAM芯片在功能和使用方法等
方面的相同和差异之处；学习用编程器设备向
EEPROM芯片内写入一批数据的过程和方法。
（2） 理解并熟悉通过字、位扩展技术实现扩展存储器
系统容量的方案；
（3） 了解静态存储器系统使用的各种控制信号之间正
常的时序关系；
（4） 了解如何通过读、写存储器的指令实现对58C65
ROM芯片的读、写操作；
（5） 加深理解存储器部件在计算机整机系统中的作用。
计算机科学与技术学院
计算机组成原理
2
TEC-2000教学计算机内存储器的组成与设计
地址总线
记为AB15～AB0，统一由AR驱动，且AR只接受由ALU输出的信息；
提供读写主存的16位地址、读写I/O接口的8位（AB低位）入出端口地
址；
地址总线的位数决定了可寻址的最大主存空间，而I/O端口地址的位
数影响可接入系统的外设数目。
控制总线
信号主要经一片2－4译码器器件74LS139给出；
基本功能是用来指明总线周期的类型和本次入、出操作完成的时刻；
读写主存和读写外设接口均与CPU操作同步。
数据总线
在计算机各功能部件之间完成数据传送的线路；
其工作速度（频率）和位数（宽度）决定了总线上最大的数据传输率。
计算机科学与技术学院
计算机组成原理
3
TEC-2000教学计算机内存储器的组成与设计
数据总线
教学计算机通过双向三态门分割成内部数据总线IB和外部数据总线DB
两部分。
外部数据总线用于连接主存和串行接口；
内部数据总线可接收数据开关送来的外部数据，也可用于CPU内部
信息传送；内部总线上的信息可以送往指令寄存器、状态寄存器、
运算器的数据输入端D。
系统时钟及时序
教学机选用1.8432MHz的晶振，6分频后用307.2KHz的时钟作为系统主
时钟；
该时钟既用于驱动CPU，也用于驱动I/O总线，并保持CPU与主存和I/O
读写同步；
读写主存或I/O时，每个总线周期由两个时钟时间组成
地址时间
数据时间
计算机科学与技术学院
计算机组成原理
4
TEC-2000教学计算机内存储器的组成与设计

静态存储器的组成与设计
0000～1FFFH
2000～27FFH
高8位数据
8
低8位数据
8
58C65
58C65
/CS0
/WE
6116
6116
/CS1
CS7～CS0
高3位
图7.16
计算机科学与技术学院
13
13
3-8译码器
低13位
地址寄存器AR
教学计算机存储器组成框图
计算机组成原理
5
教学计算机TEC-2000存储器设计
设计要求
需要ROM来存放监控程序
需要RAM供用户和监控程序使用
能够让用户进行扩展
设计原则
尽量简单，能体现出原理课教学要求
不追求高速度
计算机科学与技术学院
计算机组成原理
6
控制总线设计
时钟信号
与CPU时钟同步（降低了CPU主频）
读写信号
/MIO REQ /WE
0
0
0
内存写
/MWR 接/WE
0
0
1
内存读
/MRD 接/OE
0
1
0
I/O写
/WR
0
1
1
I/O读
/RD
1
X
X
不用
用DC3实现
计算机科学与技术学院
计算机组成原理
7
TEC-2000内存控制信号获取
MWR MRD WR
1Y0
1Y1 1Y2
RD
MMREQ
2Y0
1Y3
DC3
1B
1A 1G
REQ WE GND
计算机科学与技术学院
IOREQ
2Y1
139
2B
MIO
2A 2G
74LS139：双2-4译码器
计算机组成原理
8
地址总线设计
片选信号
A15、A14和A13最高位地址译码产生
/MMREQ作为使能信号
地址信号
A10~A0：11位地址
1个地址单元对应4个地址
来自地址寄存器
计算机科学与技术学院
用DC5实现
计算机组成原理
9
TEC-2000片选信号
A15
C
A14
B
A13
A
GND
G2A
MMREQ
G2B
VCC
G1
DC5
138
Y0
0000~1FFF
Y1
2000~3FFF
Y2
4000~5FFF
Y3
6000~7FFF
Y4
8000~9FFF
Y5
A000~BFFF
Y6
C000~DFFF
Y7
E000~FFFF
DC5 74LS138: 3-8译码器
计算机科学与技术学院
计算机组成原理
10
TEC-2000地址信号
数据总线
D15~D0
D15~D8
WE
ROMH 28C64
A12~A0
OE
D7~D0
MRD
WE
CS
Y0
D15~D8
ROML 28C64
A12~A0
MWR
CS
Y0
OE
OE
RAMH 6116
A10~A0
MRD
D7~D0
MRD
WE
OE
WE
CS
Y1
RAML 6116
A10~A0
MRD
CS
Y1
A10~A0
地址总线
计算机科学与技术学院
计算机组成原理
11
DC4 138
1
2
3
A6
A5
A4
DC3 139
REQ
/WE
3
2 1B
1 1A
1G
MIO
GND
13
14 2B
15 2A
2G
1Y0
1Y1
1Y2
1Y3
4
5
6
7
/MWR
/MRD
/WR
/RD
C
B
A
GND 4
5
A7 6
G2A
G2B
G1
15
Y0
Y1 14
Y2 13
Y3 12
Y4 11
Y5 10
Y6 9
Y7 7
DC5 138
1
2
A15
A14
A13
2Y1 11 /IOREQ
2Y0 12 /MMREQ
C
B
A
GND 4
5
VCC 6
G2A
G2B
G1
Y0 15
Y1 14
Y2 13
Y3 12
Y4 11
Y5 10
Y6 9
Y7 7
/MWR
27
WE
OE
23
ROML 28C64
A11
/MWR
/MWR
27
WE
OE
23
RAML 6116
A10~A0
19 22 23
1~8
VCC
/MWR
27
ROMH 28C64
OE
CS
18
VCC
/MWR
27
/MRD
OE
GND
A11
A12 A10~A0
20
A11
D7~D0
25 3~10
23 2 21 24
19~11
WE
23
ExtROMH 28C64
MicroP
MACH_8251/CS
I/O地址译码器80~8F
19
TxD
3 RxD
4
5
6
G1
Link
G2A
G2B
9
/MRD
1
OE
153.6KHz 307.2KHz
11~14
Q3 Q2 Q1 Q0
Load
1 CLR
161
10 T
7
VCC P CLK P3 P2 P1 P0
6~3
2
CS
VCC GND
CTS
RTS
C/ D
A0
......
......
11
17
CTS
23
RTS
12
C/ D
CS
COM1 8251
A0
IRH0
CK1
/GIR
10
INTS GAL DC23 11
IBH
IBL
/MRD
19 16 15 12 9 6 5 2
19 16 15 12 9 6 5 2
21 WE
Q7~Q0
Q7~Q0
11
11
RAMH 6116
18
CK
CK
CS
CLK
CLK
1
INTVTH 374
INTVTL 374
内存地址译码器
1
/MWR
A10~A0
/OE
/OE
D7~D0
2000~3FFF
/INTVH
/INTVL D7~D4 D3~D0
19 22 23
1~8
17~9
D7~D0
A11
18 17 14
13 8 7 4 3
18 17 14
13
8 7 43
OE
ABH、ABL
DBH
计算机科学与技术学院
图3-6
内存储器和串行接口
存储器由 2 组 8 位区组成，
可运行于8 位或16位方式；
每组由 1 片 2716 RAM 和 2 片
28C64 ROM芯片组成，亦可选
用2764 ROM芯片。
对16位地址的最高3位译码，产
生 8 个存储器片选信号，各自对
应8192 的存储容量。
用于置中断向量的3排插针
存储器、接口、中断线路逻辑图
2 路串行接口，其中一路正
常运行，另一路经扩展后方
可使用。
对 8 位 IO 端口地址的最高 4位
译码，产生 8 个 IO芯片的片选
信号。
S2 R2 S1 R1 S0 R0
2 3
4 5
6 7
中断源2 中断源1 中断源0
GND
A12 A10~A0
20
A11
D7~D0
25 3~10
23 2 21 24
19~11
23
NC
/GIR
/GARH
/GARL
/INTR
/INTN
/EI
/DI
17 18 19 20
P1 P0 INTE /INT
1 CK1
IBH3 7
11 RESET INTP GAL IBH2 8
/INTR /INTN /EI /DI
内存地址译码器
2 3 4
5
6
9 10
0000~2FFF
15 17 19
CS
/MWR
GND
15
Y0
Y1 14
Y2 13
Y3 12
Y4 11
Y5 10
Y6 9
Y7 7
D7~D0 RD W R RESET CLK TxC RxC
8~1 28 27
13 10 21
20
9 25
/RESET
1.8432MHz 153.6KHz
/RD /WR
CS
/MWR
C
B
A
/SWTOIB
/RTOIB
/ETOIB
/FTOIB
/STOIB
/INTVH
/INTVL
NC
D7~D0 RD W R RESET CLK TxC RxC
......
......
WE
A11
DC2 138
1
2
3
COM2 8251
23
23
G1
1.8432MHz
D7~D0
17~9
短路子
8位机短接
16位机断开
G2A
G2B
DC22
DC21
DC20
RxD TxD
GND
20
A11 A12 A10~A0
D7~D0
23 2 21 24
25 3~10
19~11
21 WE
15
Y0
Y1 14
Y2 13
Y3 12
Y4 11
Y5 10
Y6 9
Y7 7
C
B
A
串口2
/MRD
CS
/MWR
4
5
6
R1out T1in R2out T2in
12 11
9
10
GND
ExtROML 28C64
GND
MAX202
20
A11 A12 A10~A0
D7~D0
25 3~10
23 2 21 24
19~11
A11
1
2
3
13
14
8
7
R1in T1out R2in T2out
/MRD
CS
VCC
DC12
DC11
DC10
Link
0000~1FFF
2000~3FFF
4000~5FFF
6000~7FFF
8000~9FFF
A000~BFFF
C000~DFFF
E000~FFFF
串口1
VCC
DC1 138
80~8F
90~9F
A0~AF
B0~BF
C0~CF
D0~DF
E0~EF
F0~FF
P1P0GND
1 片双 2-4 译码器 139 给出内存
和 IO 的读写命令信号。
2 片GAL 和 2 片 373 寄存器用
于支持中断响应与处理实验。
计算机组成原理
12
数据总线设计
与内部总线相连
三态门控制
计算机科学与技术学院
计算机组成原理
13
实验说明
教学计算机存储系统由ROM和RAM两个存储区组成，
分别用EPROM芯片和RAM芯片构成。TEC-2000教
学计算机中还安排了另外几个存储器器件插座，可以
插上相应存储器芯片以完成存储器容量扩展的教学实
验。
计算机科学与技术学院
计算机组成原理
14
实验内容
1、要完成存储器容量扩展的教学实验，需要为扩展存储器选
择一个地址，即将扩展存储器的片选（标有/CS的2个插孔的
上面一个）与标有MEM /CS的插孔中的一个相连；
2、用监控程序的D、E命令对存储器进行读写，比较
RAM(6116)、EEPROM(28系列芯片)EPROM（27系列芯片）
在读写上的异同；
3、用监控程序的A命令编写一段程序，对RAM(6116)进行读
写，用D命令查看结果是否正确；
4、用监控程序的A命令编写一段程序，对扩展存储器
EEPROM（28系列芯片）进行读写，用D命令查看结果是否
正确；如不正确，分析原因，改写程序，重新运行。
计算机科学与技术学院
计算机组成原理
15
实验内容
1、要完成存储器容量扩展的教学实验，需要为扩展存储器选
择一个地址，即将扩展存储器的片选（标有/CS的2个插孔的
上面一个）与标有MEM /CS的插孔中的一个相连；
2、用监控程序的D、E命令对存储器进行读写，比较
RAM(6116)、EEPROM(28系列芯片)EPROM（27系列芯片）
在读写上的异同；
3、用监控程序的A命令编写一段程序，对RAM(6116)进行读
写，用D命令查看结果是否正确；
4、用监控程序的A命令编写一段程序，对扩展存储器
EEPROM（28系列芯片）进行读写，用D命令查看结果是否
正确；如不正确，分析原因，改写程序，重新运行。
计算机科学与技术学院
计算机组成原理
16
实验步骤
1、将教学机左下五个开关设为00101状态
2、插接两片58C5EEPROM芯片；
3、用导线将其右侧的/CS片选同下方的一个地址范
围相联；
4、将教学机和计算机通过串口1连接，运行监控程
序并启动教学机；
计算机科学与技术学院
计算机组成原理
17
实验步骤
5、用E命令改变内存单元的值，并用D命令观察结果，
如输入：
E 2020↓
连续输入1111 空格 2222 空格 3333 空格 4444 空格
5555 空格
然后用D命令查看对应单元是否发生变化
如果输入E 1000 ↓并连续修改几个单元的内容，并用
D命令查看结果，同上面的对比，分析原因。
计算机科学与技术学院
计算机组成原理
18
实验步骤
6、用A命令输入一段程序，执行并观察结果：
A 2000 ↓
2000：MVRD R0,AAAA
2002: MVRD R1,5555
2004: AND R0,R1
2005: RET
执行G 2000↓观察寄存器的状态
这时关闭教学机并重新启动，再观察2000单元的内容是否发
生变化（通过反汇编指令U）；
或者修改从2020起始的几个单元的内容后，再重新启动教学
机，观察这几个单元的内容是否依然存在；
分析其原因。
计算机科学与技术学院
计算机组成原理
19
实验步骤
7、将扩展的ROM芯片的/CS圆孔针与标有MEM /CS
的一排圆孔针中的一个地址相联，如4000~5FFF，并
将其左侧的VCC /MWR插针下面2个短接
8、通过E命令修改其若干个单元的内容，如E 5000 ↓
观察结果
断电后重新启动，用D命令查看内存单元5000起始的
几个单元的值，看其内容是否发生变化，分析原因。
计算机科学与技术学院
计算机组成原理
20
实验步骤
9、输入下面的程序
A 2000
2000:MVRD R0,0000
2002:MVRD R2,000A
2004:MVRD R3,5001
2006:STRR [R3],R0
2007:MVRD R6,0FFF
2009:DEC R6
计算机科学与技术学院
200A:JRNZ 2009
200C: INC R0
200D:INC R3
200E:DEC R2
200F:JRNZ 2006
2011:RET
计算机组成原理
21
实验步骤
执行G 2000后，用D 命令查看5001起始的几个内存
单元的值。
将R6修改为 00FF之后再查看结果，观察会有什么现
象。
计算机科学与技术学院
计算机组成原理
22
扩展EEPROM芯片读操作同一般的RAM相同，而写
操作需要一定的时间，大约1毫秒，因此需要有延时
程序段，依完成正确的写操作。
计算机科学与技术学院
计算机组成原理
23