Transcript 第二章单片机结构与原理

第2章
单片机结构及原理
 单片机内部结构及原理简介
（1）外部引脚功能
（2）存储空间配置和功能




并行I/O口（结构、工作原理及功能）
时钟电路和复位电路
单片机的工作方式
单片机的工作过程
§2-1
内部结构和引脚功能
2.1.1 内部结构与基本特性
（1）内部结构
控制器
运算器
时钟电路
4KROM
程序存储器
256BRAM
数据存储器
64KB总线
扩展控制器
可编程I/O
端口P0-3
2X16位
定时/计数器
CPU
处理器
可编程
串行口
（2）MCS-51单片机基本特性
• 内部程序存储器ROM ：4KB的存储容量；
• 内部数据存储器RAM：256B(128B的RAM+2
1B的SFR) ；
• 寄存器区：设有4个寄存器区，每一个区有
R0-R7八个工作寄存器；
• 8位并行输入输出端口：P0、P1、P2和P3；
• 定时/计数器：2个16位的定时/计数器；
• 串口：全双工端口（RXD：接收端，TXD发
送端）；
• 中断系统：设有5个中断源；
• 系统扩展能力：可外接64K的 ROM 和64KB
RAM；
• 堆栈：设在RAM单元中，可以浮动既通过堆
栈指针SP来确定堆栈的位置
• 布尔处理机：配合布尔运算的指令进行各种
逻辑运算；
• 指令系统：111条指令。
MCS-51系列芯片及制造工艺
片内RAM
I/O口
线
型号
片内ROM
8031
无
128B+SFR 8×4
DIP 40脚
8051
掩膜4KB
128B+SFR 8×4
DIP 40脚
8751
EPROM 4KB 128B+SFR 8×4
DIP 40脚
89C51
FLASH 4KB 128B+SFR 8×4
DIP 40脚
89C2051 FLASH 2KB 128B+SFR
8XC52
8K
15
256B+SFR 8×6
备 注
简化DIP
20脚
增强多功
能型
2.1.2 MCS-51单片机的引脚定义
（1）MCS-51单片机有两种封装形式：
a.40脚的双列直插DIP封装；
DualIn－line Package
b.44脚的PLCC----------
Plastic Leaded Chip Carrier
c.其他的封装形式
http://www.hudong.com/wiki/。
封装形式
（2）MCS-51单片机的引脚功能
P1
P0
P3
P2
•单片机的引脚说明（晶振端）
⒈ 电源:
⑴ VCC - 芯片电源，接+5V/3.3V/2.7V；
⑵ VSS - 接地端；
⒉ 时钟:XTAL1、XTAL2 - 晶体振荡电路反相输入端和
输出端。
也可以由 XTAL1端接
入外部时钟，此时应
将 XTAL2接地：
通常外接一个
晶振两个电容
XTAL1
外部时钟
XTAL1
XTAL2
15～45pfx2
1～12MHz（MCS-51）
0～24MHz（Atmel-89C）
XTAL2
⒊ 控制线:控制线共有4根，
⑴ ALE/PROG:地址锁存允许/片内EPROM编程脉冲
① ALE功能：用来锁存P0口送出的低8位地址
② PROG功能：片内有EPROM的芯片，在EPROM编
程期间，此引脚输入编程脉冲。
⑵ PSEN:外ROM读选通信号。
⑶ RST/VPD:复位/备用电源。
① RST（Reset）功能：复位信号输入端。
② VPD功能：在Vcc掉电情况下，接备用电源。
•
RST（9脚）：
在系统上电震荡器开始工作时， 在内部加
在此引脚上有一个两个时钟周期的高电平使单
片机复位。但为了使系统复位可靠，建议外加
一个上电复位电路，延长复位的时间。当单片
机掉点时，此引脚可以接入备用电源向单片机
内部的RAM供电，以防止RAM中的数据丢失。
注意：在复位状态下：所有SFR的内容全
变为“0”，端口输出“1”。RAM内容不变。
Vcc
V
Vcc MCS-51
C
10Ω
RST
RST
1K
R
T
t
(a)
T=RC
(b)
单片机的引脚（PSEN端）
PSEN：寻址外部程序存储器时选通外部EPROM的
读控制端（OE）低有效。
EPROM
D0-D7
P0.0-P0.7
ALE
EA
8D
8Q
G
OE
PSEN
OE
CE
A8-A12
P2.0-P2.4
单片机
A0-A7
锁存器
74LS373
EPROM
⑷ EA/Vpp:内外ROM选择/片内EPROM编程电源。
① EA功能：内外ROM选择端。

80C51单片机ROM寻址范围为64KB，其中4KB在片内，
60KB在片外(80C31芯片无内ROM，全部在片外)。

当EA保持高电平时，先访问内ROM，但当PC(程序计数器)
值超过4KB(0FFFH)时，将自动转向执行外ROM中的程序。

当EA保持低电平时，则只访问外ROM，不管芯片内有否
内ROM。对80C31芯片，片内无ROM，因此EA必须接地。

② Vpp功能：片内有EPROM的芯片，在EPROM编程期间，
施加编程电源Vpp。
⒋ I/O线
80C51共有4个8位并行I/O端口：P0、P1、P2、P3
口，共32个引脚。P3口还具有第二功能，用于特殊
信号输入输出和控制信号（属控制总线）。
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
——
——
——
——
——
——
——
——
RXD：串行口输入端；
TXD：串行口输出端；
INT0：外部中断0请求输入端；
INT1：外部中断1请求输入端；
T0：定时/计数器0外部信号输入端；
T1：定时/计数器1外部信号输入端；
WR：外RAM写选通信号输出端；
RD：外RAM读选通信号输出端。
§2.1.2
80C51单片机存储器
80C51的存储器组织结构可以分为三
个不同的存储空间，分别是：
⑴ 64KB程序存储器(ROM),包括片内ROM和片外ROM；
⑵ 64KB外部数据存储器（外RAM）；
⑶ 256B内部数据存储器(内RAM)
(包括特殊功能寄存器） 。
MCS-51
单片机
片内
RAM
256B
片内
ROM
4K
片外
ROM
64K
80C51存储空间配置图
片外
RAM
64K
1. 内部数据存储器RAM
（1）MCS-51 片内数据存储器
FFH
80H
7FH
00H
特殊功能
寄存器
SFR
通用数据
存储器
（2）片内RAM低 128B 功能分配图
7FH
便笺区
30H
2FH
20H
1FH
17H
0FH
07H
00H
位寻址区
3区
2区
1区
0区
通用的RAM区
地址：30H-7FH
位寻址区
16个单元20H-2FH，
共有128 可寻址位个位。
位地址：00H-7FH
注意：位地址与字节地址的区别
四个工作寄存器区
每个区中有R0-R7
八个工作寄存器
0区工作寄存器区结构图
RAM地址
07H
R7
06H
R6
05H
R5
04H
R4
03H
R3
02H
R2
01H
R1
00H
R0
返回上一次
（3）片内 RAM（20H-2FH）位寻址
区2FH 7F 7E 7D 7C 7B 7A 79 78
字节地址
20H
77
76
75
74
73
72
71
70
6F
6E
6D
6C
6B
6A
69
68
67
66
65
64
63
62
61
60
5F
5E
5D
5C
5B
5A
59
58
57
56
55
54
53
52
51
50
4F
4E
4D
4C
4B
4A
49
48
47
46
45
44
43
42
41
40
3F
3E
3D
3C
3B
3A
39
38
37
26
25
24
23
22
21
20
2F
2E
2D
2C
2B
2A
29
28
27
26
25
24
23
22
21
20
1F
1E
1D
1C
1B
1A
19
18
17
16
15
14
13
12
11
10
0F
0E
0D
0C
0B
0A
09
08
07
06
05
04
03
02
01
00
位
地
址
字节地址和位地址是靠不同类型的指令来
区分的。如：
MOV A， 20h ；
将RAM的20单元内容送累加器A；
MOV C ，20h ；
将RAM位寻址区中20H位送CY中。
2.片内RAM高 128B
• 特殊功能寄存器SFR （21）
特殊用途寄存器的集合。用来设定单片机内部
各个部件的工作方式，存放相关部件的状态，定时
器初值寄存器，并行端口的锁存器等。
0FFH
SFR
高128B
80H
7FH
低128B
00H
特殊功能寄存器
SFR在片内RAM
中的位置
特殊功能寄存器 SFR（21页表2-4）
标识符
ACC
B
PSW
SP
DPTR
P0
P1
P2
P3
IP
IE
TMOD
TCON
名
称
累加器
B寄存器
程序状态字
堆栈指针
数据指针(包括DPH,DPL)
口0
口1
口2
口3
中断优先级控制寄存器
中断允许控制寄存器
定时/计数器方式控制寄存器
定时/计数器控制寄存器
地址
0E0H
0F0H
0D0H
81H
83H,82H
80H
90H
0A0H
0B0H
0B8H
0A8H
89H
88H
标识符
名
称
地 址
TH0
定时/计数器0初值寄存器高8位
8CH
TL0
定时/计数器0初值寄存器低8位
8AH
TH1
定时/计数器1初值寄存器高8位
8DH
TL1
定时/计数器1初值寄存器低8位
8BH
SCON
串行口控制寄存器
98H
SBUF
串行口数据缓冲器(接收,发送)
99H
PCON
电源控制寄存器
97H
特殊功能寄存器SFR说明：
累加器A:
最常用的专用寄存器, 大多
数的指令操作数都来自累加器A.所有
的算术运算指令的运算结果都存放在A
中.
• B寄存器:
乘除法指令使用的寄存器.
• 数据指针DPTR:
16位寄存器，高八位DPH和低八位DPL构成。
• SP 堆栈指针：
8位寄存器，用来指示堆栈的位置,可由
软件修改。在MCS-51单片机的设计中，片
内RAM区为堆栈的可用空间。上电或复位时，
SP被初始化为07H，既堆栈底部被确定在
RAM的07H单元。
• 程序状态字PSW:
CY
AC
F0
8位寄存器.
RS1 RS0 OV
-
P
CY (PSW.7)进位标志:
在加减法运算中,累加器A的最高位A7有进位,则
CY=1,否则CY=0.
AC(PSW.6):辅助进位位:
用来判断加减法运算时,低四位是否向高四位进位
或借位(既A3的进位或借位). F0(PSW.5) 用户标志位:
完全由用户来定义和使用。
RS1,RS0工作寄存器区选择位:
• OV(PSW.2) 溢出标志位:
判断符号数加减法运算时是否有溢出.
OV的结果可以用一个算法来表示:
OV=CP异或CS
其中:CP为A7的进位,CS为A6的进位
OV=1 表明有溢出。
• P(PSW.0)奇偶标志位:
用来标志累加器A中运算后1的个数。
当P=1时,表明A中1的个数为奇数个,反
之为偶数个。
• 并行端口P0-P3：
SFR中的P0-P3实际上就是I/O端口的数
据锁存器。与RAM中的任意一个单元一样，
P0-P3都有自己的RAM地址：80H、90H、A0H、
B0H。所以，在51单片机中的输入、输出操
作实际上就是个普通的RAM单元操作一样：
* 程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构上
是独立的。
※ PC是一个16位的地址寄存器，用于存放将要从ROM中读
出的下一字节指令码的地址，因此也称为地址指针。
※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行
PC+1→PC；
⑵ 执行转移指令时，PC会根据该指令要求修改下一次
读ROM新的地址；
⑶ 执行调用子程序或发生中断时，CPU会自动将当前
PC值压入堆栈，将子程序入口地址或中断入口地址装
入PC；子程序返回或中断返回时，恢复原有被压入堆
栈的PC值，继续执行原顺序程序指令。
3.
程序存储器（ROM）
FFFFH
0FFFH
单片机内部
程序存储器
（4K）
0000H
1000H
0FFFH
0000H
片外程序存储器
（最大64K）
地址范围：0000H～FFFFH，共64KB。其中:
低段4KB：0000H～0FFFH
80C51和87C51在片内，80C31在片外。
高段60KB：1000H～FFFFH。在片外。
读写ROM用MOVC指令，控制信号是PSEN和EA。
读ROM是以程序计数器PC作为16位地址指针，依次读相
应地址ROM中的指令和数据，每读一个字节，PC+1→PC，这
是CPU自动形成的。
但是有些指令有修改PC的功能，例如转移类指令和MOVC
指令，CPU将按修改后PC的16位地址读ROM。
读外ROM的过程：
CPU从PC(程序计数器)中取出当前ROM的16位地
址，分别由P0口（低8位）和P2口（高8位）同时输
出，ALE信号有效时由地址锁存器锁存低8位地址信
号，地址锁存器输出的低8位地址信号和P2口输出的
高8位地址信号同时加到外ROM 16位地址输入端，当
PSEN信号有效时，外ROM将相应地址存储单元中数据
送至数据总线（P0口），CPU读入后存入指定单元。
需要指出的是: 64KB中有一小段范围是80C51
系统专用单元，0003H～0023H是5个中断源中断服
务程序入口地址(详见第5章)，用户不能安排其他
内容。
80C51复位后，PC=0000H，CPU从地址为0000H的
ROM单元中读取指令和数据。从0000H到0003H只有
3B，根本不可能安排一个完整的系统程序，而
80C51又是依次读ROM字节的。因此，这3B只能用来
安排一条跳转指令，跳转到其他合适的地址范围去
执行真正的主程序。
4. 外部数据存储器（外RAM）

地址范围：0000H～FFFFH
共64KB。

读写外RAM用MOVX指令，
控制信号是P3口中的RD和WR。
一般情况下，只有在内RAM不能满足应用
要求时，才外接RAM。
 读外RAM的过程增加
外RAM 16位地址分别由P0口（低8位）和P2口（高8
位）同时输出，ALE信号有效时由地址锁存器锁存低8位
地址信号，地址锁存器输出的低8位地址信号和P2口输出
的高8位地址信号同时加到外RAM 16位地址输入端，当RD
信号有效时，外RAM将相应地址存储单元中的数据送至数
据总线（P0口），CPU读入后存入指定单元。
写外RAM的过程：
写外RAM的过程与读外RAM的过程相同。只是控制
信号不同，信号换成WR信号。当WR信号有效时，
外RAM将数据总线（P0口分时传送）上的数据写入相
应地址存储单元中。
§2.2 并行的I/O端口
2.2.1 P0口
一、特点
（1）在作为通用数据I/O端口时,具有较
强的驱动能力(8个TTL负载),与MOS负载连接
时,需要外接一个上拉电阻。
（2）作为“地址、数据复用总线”使用
时,P0口首先输出外部存储器的低八位地址,然
后再变为数据总线进行数据的输入或输出.此
时，P0口不能再作为通用I/O口。
上拉电阻
Vcc
地址/数据
1/0
读锁存器
内部总线
Vcc
控制(=0时)
P0.x
引脚
D
Q
锁存器
CL /Q
写锁存器
MUX (控制=0时)
读引脚
读引脚
与外电路连接
P0口的位结构图
返回
返回前一次
P0用作通用I/O时，控制=0 ：
• 此脚作输出口时，当P0口用作输出口时，因输出
级处于开漏状态，必须外接上拉电阻。
V1
地址/数据 控制 =0
读锁存器
3
2
内部
总线
写锁
存器
1
0
V2
D
Q
CK
/Q
1
读引脚
4
0
0
0
Vcc
截
止
引脚P0.X
截
止
P0口用作地址/数据复用口，控制=1
•作地址/数据输出：输出地址/数据 =0 时
读锁存器
=0
2
内部
总线
写锁
存器
3
4
1
D
Q
CK
/Q
1
读引脚 =0
V1
地址/数据 控制=1
0
1
Vcc
截
止
=0
V2
1
导 引脚P0.X
通
P0口用作地址/数据复用口
• 作/数据输入： 与P0用作通用I/O时输入时情况
相同，CPU使V1、V2均截止，从引脚上输入的外部
数据经缓冲器U2进入内部数据总线。
V1
地址/数据 控制=0
读锁存器
Vcc
3
2
内部
总线
写锁
存器
V2
D
Q
CK
/Q
1
读引脚 =1
4
引脚P0.X
二. 使用P0口应注意的问题
1. 在输入操作前,为了保证输入正确，必须先向端口写1；
V1
地址/数据 控制 =0
读锁存器
3
2
内部
总线
1
写锁
存器
0
V2
D
Q
CK
/Q
1
读引脚 =1
4
0
0
0
Vcc
截
止
引脚P0.X
截
止
2. 做通用数据I/O端口时,输出级上端的FET处于截
止状态,所以与MOS器件连接时,必须接“上拉电
阻”,否则不能正确的输出高电平；
3. “读引脚”与“读锁存器”是不同的两个数据通
道。凡是“读—修改—写” 的操作,CPU读的都是
端口锁存器中的数据；
4. 为提高电路可靠性,端口引脚不要直接与三极管
一类的器件直接连接,应加隔离电路或与三极管之
间加一个电阻；
5 负载的接法（增加的内容）
• “拉电流”还是“灌电流”----与大电
流负载连接
(我们以美国ATMEL公司生产的AT8951为例)
Vdd
Vdd
Px.y
（1） 使用灌电流的方式与电流较大的负载
直接连接时, 端口可以吸收约20mA的电流而保
证端口电平不高于0.45V（见右上图）。
（2）采用拉电流方式连接负载时，AT89C51
Vdd
所能提供“拉电流”仅仅为80μA，否则输出的
Px.y
高电平会急剧下降.如果我们采用右下图的方式，
向端口输出一个高电平去点亮LED，会发现，端
口输出的电平不是“1”而是“0”！
灌电流方式
输出”0”点
亮LED
拉电流方式
输出高电平
点亮LED
返回
单片机与继电器等大电流负载的接口
Vcc
• AT89C51的端口可以吸收约
20mA的电流.对于继电器等大
于20mA的负载,单片机可以采
用右图的接法,用一个三极管来
承担负载所需的大电流.
• 若于负载电流易造成干扰单片机
的环境,应采用右下图”光电隔
离”的方式.其中:
A 、 B两处没有
任何电的联系.
负载
Px.y
Vcc
Vdd
J
Px.y
返回
A
B
2.2.2
P1口
三态门
Vcc
读锁存器
上拉电阻
内部上拉电阻
内部总线
写锁存器
读引脚
D
Q
锁存器
CL /Q
P1.x
引脚
2.2.3
地址/数据
1/0
读锁存器
P2口
控制
Vcc
内部上拉电阻
内部总线
D
Q
锁存器
CL /Q
写锁存器
读引脚
返回上一次
P2.x
引脚
MUX (地址/数据=0)
• 应当注意的是：仅使用外部数据存储器时，P2口分两种
情况：
（1）仅仅使用256B的外部RAM时，既使用movx
a,@r0指令访问外部RAM，此时用8位的寄存器R0或R1
作间址寄存器，这时P2口无用，所以在这种情况下，P2
口仍然可以做通用I/O端口。
（2）如果访问外部ROM或使用大于256BRAM时，
P2口必须作为外存储器的高八位地址总线。
如：movx a，@ DPTR ；访问外部数据存储器
movc a，@A+ DPTR ；访问外部程序存储器
返回
上一页
2.2.4
P3 口
上拉电阻
读锁存器
替代输出功能
P3.x
引脚
内部总线
D
Q
锁存器
CL /Q
写锁存器
MUX (地址/数据=0)
读引脚
返回
Vcc
§2.3
时钟电路和复位电路
2.3.1 时钟电路
2.3.2 时序
⑴ 时钟周期（震荡周期）。
80C51振荡器产生的时钟脉冲频率的倒数，是最基
本最小的定时信号。
⑵ 状态周期
它是将时钟脉冲二分频后的脉冲信号。状态周期是
时钟周期的两倍。状态周期又称S周期。在S周期内有两
个时钟周期，即分为两拍，分别称为P1和P2
(3) 机器周期
80C51单片机工作的基本定时单位，简称机周。
一个机器周期含有6个状态周期，分别为S1、S2、…、
S6，每个状态周期有两拍，分别为S1P1、S1P2、S2P1、
S2P2…，S6P1、S6P2
机器周期是6个状态周期、 12个时钟周期。
当时钟频率为12MHz时，机器周期为1S；
当时钟频率为6MHz时，机器周期为2S。
（4） 指令周期
指CPU执行一条指令占用的时间(用机器周期表示)。
80C51执行各种指令时间是不一样的，可分为三类：单机
周指令、双机周指令和四机周指令。其中单机周指令有64
条，双机周指令有45条，四机周指令只有2条(乘法和除法
指令)，无三机周指令。
图2-9 80C51的取指／执行时序
a) 单字节单周期指令，例：INC A
b) 双字节单周期指令，例：ADD A，#data
c)单字节双周期指令，例 INC DPTR
d)双字节双周期指令：例 PHSH direct
牢牢记住：
振荡周期(时钟周期)= 晶振频率fosc的倒数；
1个机器周期 = 6个状态周期
1个机器周期 = 12个时钟周期；
1个指令周期 = 1、2、4个机器周期
2.3.3 复位电路
§2.4
单片机的工作方式
80C51单片机的工作方式共有四种：
⑴ 复位方式；
⑵ 程序执行方式；
⑶ 节电方式；
⑷ 片内ROM编程（包括校验）方式。
2.4.1
复位方式
⒈ 复位条件
RST引脚保持2个机器周期以上的高电平。
实现复位操作，必须使RST引脚(9)保持两
个机器周期以上的高电平。例如，若时钟频率为
12MHz，每机周为1 S ，则只需持续2 S以上时
间的高电平；若时钟频率为6MHz，每个机器周
期为2S ，则需要持续4S以上时间的高电平。
2. 复位后CPU状态
PC： 0000H
Acc： 00H
B：
00H
PSW： 00H
SP： 07H
DPTR：0000H
P0～P3：FFH
IP：×××00000B
IE：0××00000B
TMOD： 00H
TCON： 00H
TH0： 00H
TL0： 00H
TH1： 00H
TL1： 00H
SCON： 00H
SBUF： 不定
PCON： 0×××0000B
2.4.2 程序的执行方式
• 连续执行程序
• 单步执行方式
2.4.3 节电方式
⑴ 待机(休闲)方式（Idle）
⑵ 掉电保护方式（Power Down）
在Vcc=5V，fosc=12MHz条件下，
正常工作时电流约20mA；
待机(休闲)方式时电流约5mA；
掉电保护方式时电流仅75A。
（1）SMOD：波特率倍增位。
（2）GF1和GF0：通用标志位。由软件置、复位。
（3）PD：掉电方式位。若PD = 1，进入掉电工作方式。
（4）IDL：待机方式位。若IDL = 1，进入待机方式。
如果PD和IDL同时为1，则进入掉电工作方式。复位时，
PCON中所有定义位均为0。
⒈ 待机（休闲）方式
⑴ 待机（休闲）方式状态
●片内时钟仅向中断源提供，其余被阻断；
● PC、特殊功能寄存器和片内RAM状态保持不变；
● I/O引脚端口值保持原逻辑值；
● ALE、保持逻辑高电平；
● CPU不工作，但中断功能继续存在。
⑵ 待机（休闲）状态进入
只要使PCON中IDL位置1。
⑶ 待机（休闲）状态退出
①产生中断；
②复位。
⒉ 掉电保护方式
⑴ 掉电保护方式状态
●片内振荡器停振，所有功能部件停止工作；
●片内RAM数据信息保存不变；
● ALE、PSEN为低电平；
● Vcc可降至2V，但不能真正掉电。
⑵ 掉电保护状态进入
只要使PCON中PD位置1。
⑶ 掉电保护状态退出
唯一方法是硬件复位，复位后片内RAM
数据不变，特殊功能寄存器内容按复位状
态初始化。
2.5 单片机的工作过程
• 1.取指令过程(代码74H，E0H，分别存于0000H和
0001H)
（1）0000H送片内地址寄存器；
（2）PC的自动加1；
（3）地址寄存器的内容送存储器；
（4）发出读命令；
（5）将单元的指令代码送指令寄存器。
2.执行指令
（1）分析前面取得指令的代码，如取数
指令；
（2）0001送地址寄存器；
（3）发出读命令；
（4）单元内容送A;
2.6 80C51单片机最小系统
一、概述
单片机最小系统就是能使单片机工作的最
少的器件构成的系统，是大多数控制系统所
必不可少的关键部分。
二、组成与原理电路
晶体振荡
器
锁存器
微处理器
74ls373
AT89C52
复位电路
单片机最小系统的构成框图
外部存
储器
RAM
6264
1
2
3
4
J1
D
VCC
12
GND
11
P3.2
10
P3.3
9
8
7
6
5
4
3
2
1
KEY
CPU
C
10
9
8
7
6
5
4
3
2
1
VCC
GND
P3.7
P3.6
P3.5
P3.4
P3.3
P3.2
P3.1
P3.0
89C52WD
U3
1
2
3
4
5
6
7
8
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
13
12
P3.3
15
14
RESET
17
16
12M
C9
20P
P20
P21
P22
P23
P24
P25
P26
P27
39
38
37
36
35
34
33
32
D0
D1
D2
D3
D4
D5
D6
D7
3
4
7
8
13
14
17
18
21
22
23
24
25
26
27
28
1
11
74HC373
D0
D1
D2
D3
D4
D5
D6
D7
RXD
TXD
ALE/P
PSEN
RD
WR
10
9
8
7
6
5
4
3
25
24
21
23
2
OE
LE
存储器
RXD
TXD
11
12
13
15
16
17
18
19
D0
D1
D2
D3
D4
D5
D6
D7
OE
WE
CS2
CS1
C
C10
20P
6
U7
4
P2.7 1
P2.6 2
P2.5 3
5
1
2
3
4
8
7
6
5
GND
VCC
RXD
TXD
D0-D7
E1
E2
E3
15
14
13
12
11
10
9
7
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
ADDR1
ADDR2
B
A0-A7
9
8
7
6
5
4
3
2
1
J6
CON4
J4
CON10
J7
CON8
9
8
7
6
5
4
3
2
1
4
3
2
1
8
7
6
5
4
3
2
1
A9
A8
D7
D6
D5
D4
D3
D2
D1
D0
RST
RD
WR
A14
A13
A12
A11
A10
VCC
GND
20
19
18
17
16
15
14
13
12
11
10
20PIN
J5
CON10
单片机最小系统的原理图
A
4
5
6
74HC138
P1.7
їґГЕ№·µзВ·
J3
VCC
10
VCC
9
8
7
6
5
4
3
2
1
RST
监控电路
MAX706
GND
U9
A
B
C
1N4148
VCC
D2
VCC
GND
74HC02
10
U8B
B
D
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
22
27
26
20
VCC
10
11
30
29
6264
U5
2
5
6
9
12
15
16
19
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
X1
X2
9
J2 CON10
INT1
INT0
EA/VP
19
18
12M
P00
P01
P02
P03
P04
P05
P06
P07
T1
T0
31
VCC
U4
P10
P11
P12
P13
P14
P15
P16
P17
Title
Size
µҐЖ¬»ъµДЧоРЎПµНі
Number
Revision
A4
Date:
File:
1
2
3
22-May -2007
Sheet of
D:\06µзЧУЙијЖґу Иь\µзЧУЙијЖѕєИь\2005\µзВ·°еЙијЖУлЦЖЧч\ѕєИьЙијЖ.ddb
Drawn By :
4
A
小结
51单片机的8个特殊引脚
• Vcc, GND: 电源端
• XTAL1, XTAL2: 片内振荡电路输入、输出端
• RESET: 复位端
正脉冲有效（宽度8 mS）
• EA/Vpp: 寻址外部ROM控制端。低有效
片内有ROM时应当接高电平。
• ALE/PROG: 地址锁存允许控制端。
• PSEN：选通外部ROM的读(OE)控制端。 低有效
小结
51单片机的4个8位的I/O口
P0.0—P0.7:8位数据口和输出低8位地址复用口
(复用时是双向口；不复用时也是准双向口)
 P1.0—P1.7: 通用I/O口（准双向口）

P2.0—P2.7: 输出高8位地址
（用于寻址时是输出口；不寻址时是准双向口）
 P3.0—P3.7: 具有特定的第二功能（准双向口）

注意：在不外扩ROM/RAM时，P0～P3均可作通用I/O
口使用，而且都是准双向I/O口(例如:AT89C51)！
小结
P3口第二功能表 （P.26 表2－3）
引 脚
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
第 二 功 能
RxD:
串行口接收数据输入端
TxD:
串行口发送数据输出端
INT0: 外部中断申请输入端 0
INT1: 外部中断申请输入端 1
T0:
外部计数脉冲输入端 0
T1:
外部计数脉冲输入端 1
WR:
写外设控制信号输出端
RD:
读外设控制信号输出端
PC与SFR复位状态表
回顾
寄存器
PC
复位状态
0000H
寄存器
TCON
复位状态
00H
A
B
00H
00H
T2CON
TH0
00H
00H
PSW
SP
00H
07H
TL0
TH1
00H
00H
DPTR
P0-P3
IP
0000H
FFH
XX000000B
TL1
SCON
SBUF
00H
00H
XXH
IE
TMOD
0X000000B
00H
PCON
0XXX0000B
小结
89C51单片机存储器配置
• 片内RAM 128字节（00H—7FH）；
片内RAM前32个单元是工作寄存器区(00H—1FH)
片内RAM有128个可按位寻址的位，占16个单元。
位地址编号为：00H—7FH
分布在：20H—2FH单元
• 片内21个特殊功能寄存器(SFR)中：地址号能被
8整除的 SFR中的各位也可按位寻址
• 可寻址片外RAM 64K字节 （0000H—FFFFH）
• 可寻址片外ROM 64K字节 （0000H—FFFFH）
• 片内 Flash ROM 4K字节 （000H—FFFH）
小结
存储器配置（片内RAM）
• 片内RAM 128字节（00H—7FH）
FFH
FFH
52子系列才有
的RAM区
80H
7FH
80H
普通RAM区
128字节
30H
2FH
20H
1FH
00H
位寻址区
工作寄存器区
SFR分布在
80H-FFH
其中92个位
可位寻址
所有的RAM区(包括位寻址
区、工作寄存器区）都可
以用于存放数据，故也称
为数据缓存寄存器
小结
单片机存储器配置（片外RAM/ROM）
• 可寻址片外RAM 64K字节 （0000H—FFFFH）；
• 可寻址片外ROM 64K字节 （0000H—FFFFH）；
• 片内 Flash ROM 4K字节 （000H—FFFH）；
FFFFH
片内
RAM
64K
字节
FFH
FFFFH
可寻址
片外
RAM
89C51
FFFH
4K
字节
80H
7FH
128字节
00H
0000H
000H
64K
字节
可寻址
片内
Flash
ROM
0000H
可寻址
片外
ROM
Thank
you!