Transcript Document

Лекция 15
Обработка информации в
микропроцессорных системах
неразрушающего контроля
Дешифратор
Дешифратор – это комбинационное логическое устройство,
преобразующее n-разрядный двоичный код в логической сигнал,
появляющийся на том выходе, десятичный номер которого
соответствует двоичному коду.
В условном обозначении
проставлять буквы DC (Decoder).
дешифраторов
принято
Микросхема дешифратора – это комбинационная схема,
предназначенная для активизации одного из нескольких
устройств, присоединенных к ее выходам.
В зависимости от входного двоичного кода на выходе
дешифратора возбуждается одна и только ОДНА из выходных
цепей.
Классификация дешифраторов
Дешифраторы
Полные
С прямыми
выходами
С инверсными
выходами
Неполные
С прямыми
выходами
С инверсными
выходами
Основные сферы применения дешифраторов:
• в составе микросхем портов ввода/вывода;
• в составе микросхем памяти;
• • в виде отдельных микросхем.
Классификация дешифраторов
По соотношению количества входов/выходов
• Полные –
N 2
количество выходов дешифратора
n
(N) равно количеству возможных
кодовых комбинаций, подаваемых на его n входов.
• Неполные –
N 2 .
n
По типу выхода
• С прямым выходом – активный уровень выходного сигнала высокий
(уровень логической «1»).
• С инверсным выходом – активный уровень выходного сигнала низкий
(уровень логического «0»).
Работа микросхемы дешифратора К155ИД1
Дешифратор неполный с инверсными
выходами. Напротив каждого входа проставлен
вес соответствующего разряда двоичного кода
адреса. Напротив каждого выхода проставлен
его десятичный номер.
Размерностью
дешифратора
называется
условная запись n×m, где n – количество входов
дешифратора, m – количество его выходов.
Размерность
приведенного
К155ИД1 – 4×10.
дешифратора
Decoder
К155ИД1
DC
1
1
1
2
1
4
0
8
Активация выхода № 7 происходит при подаче на
вход двоичного кода 0111.
Выход
активен
0
1
2
3
4
5
6
7
8
9
1
1
1
1
1
1
1
0
1
1
Таблица истинности дешифратора К155ИД1
Входы
Выходы
1
2
4
8
0
1
2
3
4
5
6
7
8
9
0
1
0
1
0
1
0
1
0
1
0

1
0
0
1
1
0
0
1
1
0
0
1

1
0
0
0
0
1
1
1
1
0
0
0

1
0
0
0
0
0
0
0
0
1
1
1

1
0
1
1
1
1
1
1
1
1
1
1

1
1
0
1
1
1
1
1
1
1
1
1

1
1
1
0
1
1
1
1
1
1
1
1

1
1
1
1
0
1
1
1
1
1
1
1

1
1
1
1
1
0
1
1
1
1
1
1

1
1
1
1
1
1
0
1
1
1
1
1

1
1
1
1
1
1
1
0
1
1
1
1

1
1
1
1
1
1
1
1
0
1
1
1

1
1
1
1
1
1
1
1
1
0
1
1

1
1
1
1
1
1
1
1
1
1
0
1

1
Структура дешифратора
Основу структуры дешифратора составляют элементы И
(или элементы И-НЕ в дешифраторах с инверсными выходами),
выход каждого из которых является выходом дешифратора. Кроме
элементов для выработки выходных сигналов, дешифратор, как и
многие другие интегральные схемы, снабжен схемами для
выработки парафазных сигналов из однофазных (прямых),
поступающих на входы микросхемы.
Входная прямая переменная непосредственно в схеме не
используется, а вырабатывается повторно как двойная инверсия от
входной. Это существенно разгружает линии внешних входов,
поскольку они получаются нагруженными только на один вход
инвертора.
Внутренняя структура дешифратора
Рассмотрим
структуру
дешифратора
с
прямыми
выходами,
построенного
на
элементах И.
Если
выход
микросхемы
должен быть возбужден, то на
входах элемента И должны
собираться логические 1. При
этом разряды входного кода, в
которых присутствуют единицы,
должны поступать на входы
элемента И после двойной
инверсии, т. е. прямые, а нулевые
разряды – после однократной
инверсии.
Приведённая структурная схема соответствует дешифратору с
прямыми выходами и размерностью 3×8.
Увеличение размерности дешифратора
Из логических микросхем, являющихся дешифраторами со
входами разрешения можно строить дешифраторы на большее
число входов и выходов.
Например, из двух полных трёхвходовых дешифраторов
можно построить полный дешифратор на 4 входа и 16 выходов.
При этом 3 младших бита входного слова подаются на оба
дешифратора, а на вход разрешения одного из них (старшего) 4-й
бит слова, на вход разрешения второго дешифратора (младшего)
логически инвертированный (NOT) 4-й бит слова.
Микросхемы демультиплексоров
Демультиплексоры отличаются от дешифраторов тем, что
помимо адресных имеют еще дополнительные входы. Сигналы,
поданные на эти входы, подвергаются некоторой несложной
логической операции. Результат преобразования подаётся на
активный выход демультиплексора, выбранный по адресному
входу.
Демультиплексор легко превратить в дешифратор, для
этого
состояния
дополнительных
входов
необходимо
зафиксировать так, чтобы в результате преобразования получилась
логическая 1.
Реализация схем демультиплексоров
В случае ТТЛ логики для коммутации каналов
применяются логические элементы "И". В КМОП микросхемах
широко применяются ключи на полевых транзисторах, поэтому в
них отсутствует понятие демультиплексора.
Информационные входы и выход можно поменять местами,
в результате чего демультиплексор может служить в качестве
мультиплексора.
Mультиплексор — устройство, имеющее несколько
сигнальных входов, один или более управляющих входов и один
выход. Мультиплексор позволяет передавать сигнал с одного из
входов на выход; при этом выбор желаемого входа осуществляется
подачей соответствующей комбинации управляющих сигналов.
Микросхема демультиплексора К155ИД7
Decoder
multiplexor
 Полный демультиплексор 3×8.
 Активный уровень выходного
сигнала – низкий (выходы
инверсные).
Для активизации адресованного
выхода
этой
микросхемы
на
дополнительные входы необходимо
подать комбинацию:
Е1 = Е2 = 0, Е3 = 1.
DMX
0
1
1
2
2
4
3
4
5
&
E1
E2
E3
6
7
Таблица истинности демультиплексора К155ИД7
Входы
Доп. входы
Выходы
1
2
4
E1
E2
E3
0
1
2
3
4
5
6
7
0
1
0
1
0
1
0
1
X
X
X
0
0
1
1
0
0
1
1
X
X
X
0
0
0
0
1
1
1
1
X
X
X
0
0
0
0
0
0
0
0
1
X
X
0
0
0
0
0
0
0
0
X
1
X
1
1
1
1
1
1
1
1
X
X
0
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
X – безразличное состояние входа (может быть подана как логическая 1, так
и логический 0).
Микросхема работы ROM с дешифратором и мультиплексором