Transcript denshi_text3

１０ さあ！ロジックＩＣの勉強がはじまるよ！
１０．１ ロジックＩＣの特徴
バイポーラ型
ＭＯＳ型
標準ＴＴＬ（５３２ｘｘＰ）
４０００Ｂ（４ｘｘｘＢＰ）
ＬＳＴＴＬ（７４ＬＳｘｘＰ）
ＨＣＭＯＳ（７４ＨＣｘｘＰ）
ＡＬＳＴＴＬ（７４ＡＬＳｘｘＰ）
ＡＳＴＴＬ（７４ＡＳｘｘＰ）
性能比較
消費電力
バイポーラ
ＣＭＯＳ
集積度
動作速度
１０．２ 入出力特性とスレショルドレベルについて
１０．３ ＨＣＭＯＳの入出力電圧と論理レベル
１０．４ ＬＳＴＴＬの入出力電圧と論理レベル
１０．５ ファンアウト
１０．６ 伝播時間（プロバゲーションタイム）
１０．７ 入力信号の遷移時間（ｔr tf )
１０．８ ＮＯＴ回路または、インバータ （ ７４ＬＳ０４ ）
ＮＯＴ回路１個の回路図
１０．９ ＡＮＤ、ＯＲ回路（74LS08 74LS32 )
１０．１０ ＮＡＮＤ，ＮＯＲ回路 （７４ＬＳ００ ７４ＬＳ０２）
１０．１１ ゲートのシンボル変換 アクテｲブな信号を明確にして回路を書く
１０．１２ ゲート回路のいろいろ！
１．半加算器（Half adder)
さあ！シミュレーションしよ
う(Digiral Mode )
２．全加算器(Full adder)
３．フリップフロップ
さあ、上の回路をシミュレーションし
てみよう！
１１．１ シュミットトリガＩＣ
緩やかに変化する信号入力には、このＩＣで受ける
①ＴＴＬ ＩＣをテストする
スレショルドレベルのＯＮ点ＯＦＦ点とその
幅を確認しよう！
三角波の設定
②ＣＭＯＳ ＩＣでのテスト
ＴＴＬとＣＭＯＳのスレショルドレベルの違いに
ついて、理解する。このＩＣは、シュミットつき
であるが、シュミットの無いＩＣでも同様のテ
ストするとスレショルドレベルがはっきりする
が、下の波形では、3.45-1.55/2+1.55=2.5vと
なり理論的には、Ｖｃｃの1/2となる。
③では、シュミットＩＣが無い場合、普通のＮｏｔで実現しよう！
１１．２ 発振回路１
１１．３ 発振回路２
初期値設定＝０
１１．４ ワンショット回路 ２例
１１．５ D/Aコンバータ
８ビットのＤ／Ａコンバータです。こんな
に簡単にできちゃうんですね！
シミュレーションで確かめよう。
出力 V OUT  V 1 ( D7  2  D6  2  D5  2  D4  2
2
1
0
4
5
6
2
7
 D3  2  D2  2  D1  2  D0  2 )
D は、Ｈの時１、Ｌの時０を代入する。
例えば、D  1であとのビットが、０の時
V
V  2 (1  2  0  0  0  0  0  0  0)  2.5V
n
7
1
OUT
0
3
１１．６ ３ステートゲート（トライステート）
問題： ＳＥＬの信号がＬレベルの時、ＡとＹが
つながり、Ｈレベルの時ＢとＹがつながる回路
を下に書きなさい。
１１．７ バストランシーバ
第１１回での補足・電磁コイル電流の遮断について
半波整流では、断続波に
なり電磁コイルが振動する
Ｄ２のダイオードをいれるとＬ１
に蓄えられ電磁エネルーギが
Ｄ２ダイオードを通して回生し
コイルが保持される。
電源投入後、１５０ｍｓ後に
Ｑ１のスイッチをＯｆｆすると高
圧パルス電圧が発生する
シミュレーションの
際、このＦＥＴの耐
圧データを１２００Ｖ
に変更した。
Ｑ１のＦＥＴスイッチ Ｏｎから
Ｏｆｆに変る点
ＣＲ型サージアブソーバを挿入した場合Ｃ１＝１ｕＦ
Ｒ２＝１８０Ω
Ｃ１＝１０ｕＦ、Ｒ２＝２２Ωにすると
このコンデンサーＣ１が大きいと、Ｑ１の接
点開放時も電流が流れるので注意！
Ｒ２に流れる電流
コイルに流れる電流の切るタイミングでサージの出方が変る
電流のピークでＲ２の電流を見るとＲ２の消費電力は？
di
E  Ri  L
の両辺に idtをかける
dt
Eを加えた時刻
すなわち、電流 iが0～Iになるまでの積分
2
L
I
Eidt   R i 2dt   Lidt   R i 2dt 
2
起電力Eを取った時
I
0
I
0
0   R i dt   Lidt
0
I
2
I
0
I
0
ジュール
熱
L i2
  R i dt 
2
0
I
自己誘導のた
めに周りの媒質
中に蓄えられる
エネルギー
2
回路に生ずる過渡電流によるジュール熱は、初めに蓄えられた電磁エネルギーに等し
いよって電磁エネルギ L I 2
は、起電力を取り去った抵抗Ｒで消費される
2
１２．１ Ｄフリップフロップ
１２．２ Ｄラッチ
Ｄラッチが８個入って1個のＩＣになっている。
７４ＬＳ３７３の内部構成
１２．３ ＪＫフリップフロップ
ＪＫフリップフロップ（７４ＬＳ１１２）で８ビットシフトレジスタを作ろう！
１３．１ 排他的論理輪（EXCLUIVE OR GATE)
13.2 4bit デジタルコンパレータ（４－ＢＩＴ ＭＡＧＮＩＴＵＤＥ ＣＯＭＰＡＲＡＴＯＲ）
１３．３ ８ビットデジタルコンパレータ
１３．４ カウンタＩＣ １０進カウンタ （７４ＬＳ１６０）
１３．５ ７４ＬＳ１６０ 動作タイミング
１３．６ ７セグメント表示器
１３．７ ７セグメント・デコーダ・ドライバー
１３．８ ＢＣＤ ２桁プリセットカウンタ回路
１３．９ メモリー
１３．１０ ＲＡＭの動作
１４ 演算増幅器(Operational Amplifire)の基礎
をもう一度！
14.1 理想演算増幅器とは？
１．入力電圧 Ｖｉ に対する利得は、無限大である。
入力電圧 Ｖｉ を差動入力電圧と呼び、Ｖｉ に対する利得を差動利得と呼び次式で表
す。
v
A
v
o
d
Ad (dB)  20 log
i
10
v
v
0
i
２．正負入力端子に、同一電圧 Ｖｃを加えた場合の出力電圧は、０（零）である。
正負入力端子に加えられる同一入力電圧Ｖｃを同相入力電圧という。Ｖｃに対する利得
を同相利得といい、次式で定義する。
A
C
 V O ( AC  0：理想演算増幅器）
V
C
３．入力端子に流入する電流は零である。
入力に電流が流れないことは、増幅器の入力インピーダンスが無限大であることを、
意味します。
Z
i

４．出力電圧 Ｖｏ の大きさは、負荷抵抗 ＲＬの大きさに依存しない。
出力電流Ｉｏは、負荷抵抗ＲＬを小さくすれば、いくらでも電流取り出すことができ、
出力側回路は、理想的な電圧源で構成され、出力インピーダンスが零（Ｚｏ＝０）であ
ことを意味します。
５．差動利得Ａｄは、周波数に依存しない。
理想演算増幅器は、直流より無限大周波数まで、無限大利得を有しており通常の
増幅器のように、周波数の増加により利得が減少しません。
６．増幅器に外部より入力を加えない限り出力は、零である。
２つの入力端子が完全に平衡している場合は、出力零である。これを、オフセットが
零であるといいます。
７．理想演算増幅器の特性
理想値
実際の増幅器
差動利得（Ａｄ）
∞
１００ｄＢ（１０の５乗）以上
同相利得（Ａｅ）
０
０ｄｂ（１倍以上）
入力インピーダンス（Ｚｉ）
∞
３００ｋΩ以上
出力インピーダンス（Ｚo)
０
７５Ω
周波数帯域幅
∞
１０ＫＨｚ
入力換算オフセット電圧
０
１ｍＶ
１４．２ uA741の諸特性
１．入力オフセット電圧
理想的な演算増幅器では、入力を零とす
ると、当然、出力も零となります。しかし
実際は、出力は完全に零にならず直流
電圧が出力端子に生ずる。この出力を
直流的に零にするためには、あらかじめ
直流電圧を加えておく必要がある。この
入力に加えるべき直流電圧を入力オフ
セッツト電圧という。
入力ＯｆｆＳｅｔ電圧は、左の演算増幅器入
力段等価回路のトランジスタ、Ｑ１、Ｑ２
のベース、エミッタ間のバラツキによるも
のです。
２．入力バイアス電流
ＩＢ１，ＩＢ２がバイアス電流として流れる。ＦＥＴ入力型のオペアンプでは、非常に小さい。
３．入力オフセット電流
Ｑ１，Ｑ２のバラツキによってＩＢ１とＩＢ２は、等しくない。この差を入力オフセット電流と
いう。
４．スルレート（Slew Rete)
演算増幅器の入力に大振幅のパルスを加えると出力は、入力波形の立ち上がり速度に
追従できず、ある一定の傾斜で立ち上がります。演算増幅器には、様様のコンデンサー成
分があり、これを充電するに時間を要するためです。スルレートは、次式で定義されます。
５．ＣＭＲＲ（Common Mode Rejection Ratio 同相除去比）
演算増幅器では、差動利得 Ａｄは大きく、同相利得 Ａｃは小さいのが理想でこの良
さを表すのが、ＣＭＲＲで次式で定義する。
ＣＭＲＲ＝Ａｄ／Ａｃ
６．ＳＶＲＲ（電源電圧変動除去比）
電源電圧が、変動した場合、出力直流電圧も変動します。この変動を零に保つのみ
必要な入力オフセット電圧を電源変動１Ｖあたりに換算した値をＳＶＲＲという。
１４．３ 下の回路をシミュレーションして、Ａ，Ｂ，Ｃ点の波形を書きなさい。
１４．４ 下記の回路をシミュレーションして各部の波形を書きなさい。
１４．５ この回路の各点の波形を書きましょう！
１４．６ この回路の動作を理解して波形を書こう。
１４．７ この回路の動作を理解しよう。
１４．８ この回路も理解しよう。
１５．１ 吸い込み型・定電流回路（電子負荷装置）
１５．１．１ 応答波形
電源投入後２０ｕＳで収
束している。
１５．１．２ １５．１の回路でのトランジスタＱ１の電力損失を求めよ。
１５．１．３ １５．１の回路のＲ１抵抗の電力損失を求めよ。
１５．２ 過電流保護付き・可変定電圧電源回路
供給電圧２８Ｖとして、出力電圧０～１６Ｖ出力電流０～３Ａの電源を設計する。
１５．２．１
先ず、トランジスタＱ１の定格電流、定格電圧、許容損失は、どの様な
値のものを選べばよいか？
１５．２．２ 過電流検出用の抵抗Ｒ１の値はどのように、決めるか？
１５．２．３ 出力電圧検出用分圧抵抗Ｒ４、Ｒ５の値とＤ１のツエナーダイオードの
の選定は？どう決めるか？
１５．２．４ 負荷１０Ωとして、電圧設定可変抵抗の位置と出力電圧の試験データを
とろう！
１５．２．５ 負荷変動を電圧設定ボリユーム６０％の電圧で最大負荷３Ａの時の負荷
変動率を求めよ。
１５．２．６ 過電流保護特性を電圧設定ボリユーム６０％電圧（１０Ｖ）の時、下記の
表を完成させ、特性グラフを書きなさい。
１５．３ オペアンプのオフセット電圧について（利得が大きいと問題になる）
１５．３．１ オフセットを調べてみよう！増幅率とどんな関係か？を知ろう。
Ｒ２の抵抗を表のように変化させた時、出力オフセット電圧をシミュレーション
で見てみよう。
１５．３．２ オフセットバランス抵抗Ｒ３を入れるとどうなるか？シミュレーションで確かめ
下の表を完成させよ。
１５．３．３
オフセット調整回路とオフセット調整
下の回路で、オフセット調整抵抗Ｒ４を調整しオフセットが０になるよう調整し
なさい