Transcript Introduction

•半
導 體 實驗
•鄭裕庭
•工程四館
640室
E-mail : [email protected]
NCTU,
鄭裕庭
課程內容
I.教室課十單元
 History of Nano Facility Center (NFC) and Semiconductor Lab.
 Clean room environment &Safety issues
 Process Integration
 Clean process
 Oxidation process
 Lithography process
 Etch process
 Doping process
 Deposition process
 MOS capacitor and P-N junction measurement
II.實作兩種基本元件
 MOS capacitor
 P-N junction
NCTU,
鄭裕庭
參考書目
I. Course notes and supplemental literature.
 Http://mil.ee.nctu.edu.tw
ftp://140.113.238.146 (download), 帳號/密碼 : semiconductor/student
Reference Books：
Hong Xiao, “Introduction to Semiconductor Manufacturing Technology”, 2000,
Prentice Hall.
J. D. Plummer, M. D. Deal, and P. B. Griffin, “Silicon VLSI TechnologyFundamentals, Practice and Modeling”, 2000, Prentice Hall.
S. M. Sze, “Semiconductor Devices Physics and Technology”, 2nd Ed., 2002,
J. Wiley & Sons Inc.
Semiconductor International
Solid State Technology
半導體科技雜誌
NCTU,
鄭裕庭
分組方式
I.六人一組，請找修課類似的同學，以便安排實作時間。
II.推舉小組長一名，並在下列七個實作時段至少選出兩
個可接受的時段。
 週一到週五的18:30-21:30。
 週一和週五的15:30-18:30。
 除第一次實作需要6-8小時外，每次實作約3小時可完成。
III.將小組名單、小組長聯絡資料、選出的時段，寄給大
助教王冠宇學長[email protected]。請在3/6之
前完成。
IV.助教根據各組可接受時段進行協調，排定實際實作時
間，並認領組別。3/11公佈結果。
NCTU,
鄭裕庭
成績考核
I.期末考40分
 教室課1-10單元。
 考試日期103.01.15。
II.實作表現20分
 由各組助教評定，不遲到早退為15分。
 實作期間102.09.17-103.01.03。
III.期末報告40分
 一人一份，不限頁數，格式不拘。
 內容必須包含製程條件、事件紀錄、結果討論。
 繳交期限104.06.20: 17:00。
NCTU,
鄭裕庭
MOS Capacitor Process Flow
I. Starting material : p-type (100)-Si wafer
II.Initial clean (2 hr)
III.Gate oxidation 10nm – dry oxidation (1.5 hr)
IV.Al gate deposition – sputter (2 hr)
V.Al gate lithography (1.5 hr)
VI.Al gate etch – wet (1 hr)
VII.backside clean (1 hr)
VIII.Backside Al deposition – sputter (2 hr)
IX.Electrical measurement
NCTU,
鄭裕庭
P-N Junction Process Flow - 1
I. Starting material : p-type (100)-Si wafer
II.Initial clean (2 hr)
III.Field oxidation 500nm – wet oxidation (2 hr)
IV.N+ region lithography (1.5 hr)
V.N+ region etch – wet (1 hr)
VI.POCl3 doping (2 hr)
VII.de-glass & clean (1 hr)
VIII.Native oxide etch (0.5 hr)
IX.Al deposition – sputter (2 hr)
NCTU,
鄭裕庭
P-N Junction Process Flow - 2
I. Al lithography (1 hr)
II.Al etch – wet (1 hr)
III.Backside clean (1 hr)
IV.Backside Al deposition – sputter (2 hr)
V.Electrical measurement
NCTU,
鄭裕庭
晶片規劃
I. MOS Capacitor
 3片4吋完整片，正面鍍鋁之後各分為四片，一人一個1/4片，另兩片備用。
II.P-N Junction
 4片4吋完整片，長Field Oxide之後，其中三片各分為四小片，一人一個1/4片，另兩
個1/4片以及一片完整片跟隨製程備用。
III.自行保管自己的試片，助教會提供容器，每次實作課請
帶至實驗室。
IV.遺失或未攜帶試片，第一次扣學期總分5分，第二次扣10
分，第三次扣20分並不予補發。
NCTU,
鄭裕庭