Transcript FLIP-FLOPS

FLIP-FLOPS
Multivibradores Biestables
Sistema digital generalizado
• Las salidas dependen de las entradas para
cualquier instante de tiempo.
• Elementos de Memoria (Se mantiene)
Salidas Combinatorias
S
4
U1:A
Q
R
3
D
Q
5
Lógica
Combinatoria
CLK
1
2
Salida Memoria
6
7474
Entradas Externas
Elementos
de
Memoria
Circuito Secuencial
• Existen dos tipos:
– Sincrónico: su comportamiento
puede definirse a partir del
conocimiento de sus señales en
instantes discretos de tiempo.
– Asincrónico: depende del orden
en que cambian las señales de
entrada
Multivibrador Biestable
•
•
•
•
Flip-Flops FF
Circuito Lógico con Dos Salidas Q y Q’
Q  Salida Normal y Q’ Salida Invertida
Dos Estados Posibles
– Q=0 y Q’=1
– Q=1 y Q’=0
• El Flip-Flop guarda el estado para
variaciones a la entrada (Memoria).
Flip-Flop SET CLEAR NAND
• Entradas SET y CLEAR (PONER - LIMPIAR)
• Dos estados de Salida Igualmente Probables.
1
0
1
1
1
?
?
1
0
1
?
?
Transición de Entradas. CLEAR=1
SET
1
0
1
1
CLEAR
?
Q
?
Q’
Transición del SET para CLEAR=1
SET
Q=1
1
1
0
CLEAR
?
?
Q=0
1
La pulsación BAJA en SET FF termina en el estado Q=1
Estado FIJO  Q=1
Transición en CLEAR
Q=0
SET
1
0
1
CLEAR
?
Q=1
?
1
Anulación del FF
Q=0 Estado Anulado
SET
1
1
0
CLEAR
1
?
?
Q
Q’
Resumen FF NAND
SET
CLEAR
Q
Q
SET
CLEAR
SALIDA FF
1
1
No hay Cambio
0
1
Q=1
1
0
Q=0
0
0
Ambiguo
SET
Q
S
Q
FF
C
CLEAR
Q
Q’
Variación de SET y CLEAR
FF Con SET-CLEAR NOR
SET
Q
CLEAR
Q
SET
CLEAR
SALIDA FF
0
0
No hay Cambio
1
0
Q=1
0
1
Q=0
1
1
Ambiguo
Transición de Señales en FF NOR
Q
Señales de un Cronometro
• Sistemas digitales Asincrónica Sincrónica
Transición en
sentido positivo
Transición en
sentido Negativo
FLIP-FLOPS II
FF SC Cronometro
FF J-K Cronometro
FF – D Cronometro
FF S-C Transición Positiva
Q
S
C
FF
Q
Transición
Positiva
S
C
Qn+1
0
0
Qn(No hay Cambio)
1
0
1
0
1
0
1
1
Ambiguo
FF S-C Transición Negativa
Q
S
C
FF
Q
Transición
Negativa
S
Cual es la Señal en Q ?
C
Qn+1
0
0
Qn (No hay
Cambio)
1
0
1
0
1
0
1
1
Ambiguo
FF S-C Con NAND
S
U1
U1
1
0
SET
U3
U3
01
NAND
NAND
NAND
NAND
U4
U2
U2
C
0
1
NAND
NAND
10
NAND
NAND
CLEAR
•Un FF BASICO DE COMPUERTAS NAND
•UN CIRCUITO CONDUCTOR DE PULSACIONES
•UN CIRCUITO DETECTOR DE ARISTA.
EL BIESTABLE J-K CON CRONOMETRO
• Las entradas de Control J K == S C
• Transición en Sentido Positivo.
• Diferente  J=1 y K=1 No generan señal
ambigua.
• Para 1 1 FF Pasa al estado Opuesto.
• Siempre que efectué Transición Negativa.
• MODO ARTICULADO DE OPERACIÓN.
• FF J=1 K=1  Qn+1 = Qn’
Biestable J-K con Cronometro
(subida)
TSP
Suponemos Q=1 Inicial
Transición POSITIVA
J
K
Qn+1
0
0
Qn(No hay Cambio
1
0
1
0
1
0
1
1
Qn' (Se articula)
Biestable J-K con Cronometro
(bajada)
Suponemos Q=1 Inicial
Transición Negativa
J
K
Qn+1
0
0
Qn(No hay Cambio
1
0
1
0
1
0
1
1
Qn' (Se articula)
FF J-K Con transición Activada
12
1
3
2
K
Q
Q
4
3
4
5
6
6
5
14
1
3
J – K  Q y Q’ Se retroalimenta
J
Q
12
CLK
K
R
1
2
13
2
J
Q
13
BIESTABLE D CON CRONOMETRO
D
Q
CLK
D
Qn+1
0
0
1
1
Q
•D es Sincrónica
•TSP
•Q == D para TSP
Ejercicio
• Diseñar un Circuito de almacenamiento de
registros de 8 bits con TSP y TSN Con FF
D.
UN FF D a partir de un FF S-C
S
Q
Q
5
CLK
6
Q
Q
9
CLK
8
3
D
S
2
Q
R
4
13
11
D
S
12
R
10
1
3
D
Q
5
CLK
1
Circuito Combinatorio
2
R
4
Transferencia paralela FF D
6
Cerrojo D
S
U1
0
SET
U3
0
NAND
NAND
U5
NOT
U4
U2
1
C
NAND
NAND
CLEAR
•No posee Circuito detector
•CLK  0 D no tiene efecto
•CLK  1 D  0 SET =0 o CLEAR PARA Q=D.
•Permite que Q Cambie de estado Si D Cambia en tanto
que CLK =1
Ejercicio
• Determinar la forma de onda de un Cerrojo D
para las formas de onda de entrada.
ENTRADAS ASINCRONICAS
• S,C,J,K y D  Entradas de Control.
• Entradas Sincrónicas.
• El efecto es sincronizado con la señal del
CLK.
• Se implementan una o mas entradas
Asincrónicas.
• Operan independiente de las Sincrónicas.
• Se utilizan para FF1 o FF  0 NO
importa condiciones.
ENTRADAS ASINCRONICAS
DC
SET
DC
CLEAR
FF
1
1
Operación
Sincrónica
0
1
Q=1 SET
1
0
Q=0 CLEAR
0
No se utiliza
AMBI.
0
DC
J
Q
SET
CLK
DC
K
CLEAR
Q’
Convenciones de Fabricantes de
Chips
Entrada SET Asincrónica
Entrada CLEAR Asincrónica
DC SET
DC CLEAR
PRESET
CLEAR
SET
RESET
Sd (fijación directa)
Cd (eliminación Directa)
Las entradas Asincrónicas
Consideraciones de Distribución
•
•
•
•
Fabricantes – Caracteristicas
Valores Mínimos de ts y th.
Tiempos en nanosegundos.
Tiempos de constitución y de
contención.
• Demoras de propagación.
• Frecuencia máxima de
cronometraje